上部的一�(gè)偏置電阻�?yàn)槭墙拥兀蚨凶鱿吕娮?,意思是將電�?jié)�(diǎn)A的電平向低方向(地)��
下拉電阻的主要作用是與上接電阻一起在電路�(qū)�(dòng)器關(guān)閉時(shí)給線路(節(jié)�(diǎn))以一�(gè)固定的電��
�(fù)反饋電阻
三極管發(fā)射極加上下拉電阻(Re)也就是圖上的R4是為了設(shè)置一�(gè)�
三極管單管放大電�
三極管單管放大電�
置電�,也是負(fù)反饋電阻。這在輸入信號(hào)有交流時(shí)極其重要:如�(dāng)溫度上升�(shí),Ic將增�,導(dǎo)致Ie也會(huì)增大,那么在Re上的壓降也增��
而Vbe=Vb-IeRe,Vb此時(shí)基本上被下拉電阻保持住,所以使Vbe減小,Vbe的減�,使Ib減小,結(jié)果牽制了Ic的增加,從而使Ic基本不變。這也是負(fù)反饋控制的原�。R1和R3是為了固定基極電��
下拉電阻選擇
下拉電阻的設(shè)定的原則和上拉電阻是一樣的�
下拉電阻的選擇應(yīng)�(jié)合開�(guān)管特性和下級(jí)電路的輸入特性�(jìn)行設(shè)定,主要需要考慮以下幾�(gè)因素�
1� �(qū)�(dòng)能力與功耗的平衡。以上拉電阻為例,一般地�,上拉電阻越小,�(qū)�(dòng)能力越強(qiáng),但功耗越�,設(shè)�(jì)�(shí)�(yīng)注意兩者之間的均衡�
2� 下級(jí)電路的驅(qū)�(dòng)需求。同樣以上拉電阻為例,當(dāng)輸出高電平時(shí),開�(guān)管斷�,上拉電阻應(yīng)適當(dāng)選擇以能夠向下級(jí)電路提供足夠的電��
3� 高低電平的設(shè)�。不同電路的高低電平的門檻電平會(huì)有不�,電阻應(yīng)適當(dāng)�(shè)定以確保能輸出正確的電平。以上拉電阻為例,當(dāng)輸出低電平時(shí),開�(guān)管導(dǎo)�,上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下�
4� 頻率特�。以上拉電阻為例,上拉電阻和開關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲,電阻越�,延遲越�。上拉電阻的�(shè)定應(yīng)考慮電路在這方面的需��
OC門輸出高電平時(shí)是一�(gè)高阻�(tài),其上拉電流要由上拉電阻來提�,設(shè)輸入端每端口不大�100uA,�(shè)輸出口驅(qū)�(dòng)電流�500uA,標(biāo)�(zhǔn)工作電壓�5V,輸入口的高低電平門限為0.8V(低于此值為低電�)�2V(高電平門限�)�
1、當(dāng)TTL電路�(qū)�(dòng)COMS電路�(shí),如果TTL電路輸出的高電平低于COMS電路的高電平(一般為3.5V�� 這時(shí)就需要在TTL的輸出端接上拉電�,以提高輸出高電平的��
2、OC門電路必須加上拉電�,以提高輸出的高電平��
3、為加大輸出引腳的驅(qū)�(dòng)能力,有的單片機(jī)管腳上也常使用上拉電��
4、在COMS芯片上,為了防止靜電造成損壞,不用的管腳不能懸空,一般接上拉電阻�(chǎn)生降低輸入阻�,提供泄荷通路�
5、芯片的管腳加上拉電阻來提高輸出電平,從而提高芯片輸入信�(hào)的噪聲容限增�(qiáng)抗干擾能��
6、提高總線的抗電磁干擾能�。管腳懸空就比較容易接受外界的電磁干��
7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾,加上下拉電阻是電阻匹配,有效的抑制反射波干��
維庫(kù)電子�,電子知�(shí),一查百��
已收錄詞�168605�(gè)