3D IC�(chǎn)�(yè)鏈依制程可概略區(qū)分成3大技�(shù)主軸,分別是前段(Front-end)、中�(Middle-end)及后�(Backend)�
3D IC�(chǎn)�(yè)鏈依制程可概略區(qū)分成3大技�(shù)主軸,分別是前段(Front-end)、中�(Middle-end)及后�(Backend)。前段制程涵蓋芯片前�CMOS制程、晶圓穿�、絕緣層(Isolation)、銅或鎢電鍍(Plating),由晶圓廠負(fù)�(zé)。為了日后芯片堆疊需求,TSV芯片必須�(jīng)過晶圓研磨薄�(Wafer Thinning)、布�(RDL)、晶圓凸塊等制程,稱之為中段,可由晶圓廠或封測廠�(fù)�(zé)�
后段則是封裝測試制程,包括晶圓切�、芯片堆疊、覆�、覆晶強(qiáng)�(Underfill)、高分子封模(Molding)、雷射印碼等� 在芯片堆疊技�(shù)�,有晶圓-晶圓堆疊(Wafer-to-Wafer Stacking)、芯�-晶圓堆疊(Die-to-Wafer Stacking)、芯�-芯片堆疊(Die-to-Die Stacking)�3�。透過薄化TSV芯片堆疊將可充分利用厚度方向�(yōu)�,實(shí)�(xiàn)高傳輸速度、芯片級微型化封�,滿足可攜式電子�(chǎn)品輕、薄趨勢�
維庫電子通,電子知識,一查百��
已收錄詞�168615�(gè)