鍙法绋嬮倧杓櫒浠� 鑻辨枃鍏ㄧū鐐猴細programmable logic device 鍗� PLD銆侾LD鏄仛鐐轰竴绋�氱敤闆嗘垚闆昏矾鐢�(ch菐n)鐢熺殑锛屼粬鐨勯倧杓姛鑳芥寜鐓х敤鎴跺皪鍣ㄤ欢绶ㄧ▼渚嗙⒑瀹�銆備竴鑸殑PLD鐨勯泦鎴愬害寰堥珮锛岃冻浠ユ豢瓒宠ō瑷堜竴鑸殑鏁�(sh霉)瀛楃郴绲�(t菕ng)鐨勯渶瑕�銆�
閭忚集鍣ㄤ欢鍙垎鐐哄叐澶ч - 鍥哄畾閭忚集鍣ㄤ欢鍜屽彲绶ㄧ▼閭忚集鍣ㄤ欢銆� 涓�濡傚叾鍚嶏紝鍥哄畾閭忚集鍣ㄤ欢涓殑闆昏矾鏄案涔呮�х殑锛屽畠鍊戝畬鎴愪竴绋垨涓�绲勫姛鑳� - 涓�鏃﹀埗閫犲畬鎴愶紝灏辩劇娉曟敼璁�銆� 鍙︿竴鏂归潰锛屽彲绶ㄧ▼閭忚集鍣ㄤ欢锛圥LD锛夋槸鑳藉鐐哄鎴舵彁渚涜寖鍦嶅唬娉涚殑澶氱ó閭忚集鑳藉姏銆佺壒鎬�銆侀�熷害鍜岄浕澹撶壒鎬х殑妯欐簴鎴愬搧閮ㄤ欢 - 鑰屼笖姝ら鍣ㄤ欢鍙湪浠讳綍鏅傞枔鏀硅畩锛屽緸鑰屽畬鎴愯ū澶氱ó涓嶅悓鐨勫姛鑳�銆�
楂樻�ц兘SelectIO鎶�琛�锛屾敮鎸侀珮閬�1,866 Mb / s鐨凞DR3鎺ュ彛銆�
36 Kb闆欑鍙lock RAM锛屽収(n猫i)缃瓼IFO閭忚集锛岀敤浜庣墖涓婃暩(sh霉)鎿�(j霉)绶╂矕銆�
PCIExpress 0 3(PCIe)闆嗘垚妯″锛寊ui澶氬彲鏀寔x8 Gen3绔粸鍜屾牴绔彛瑷▓銆�
鍩轰簬鐪熷6杓稿叆鏌ユ壘琛�(LUT)鎶�琛撶殑楂榡i楂樻�ц兘FPGA閭忚集锛屽彲閰嶇疆鐐哄垎甯冨紡瀛樺劜鍣�銆�
鐢ㄦ埗鍙厤缃殑妯℃摤鎺ュ彛(XADC)锛屽寘鍚付鏈夌墖涓婄啽鍜岄浕婧愬偝鎰熷櫒鐨勯洐12浣�1MSPS妯℃暩(sh霉)杞�(zhu菐n)鎻涘櫒
缍韩闆诲瓙閫�锛岄浕瀛愮煡璀�锛屼竴鏌ョ櫨閫�锛�
宸叉敹閷勮姊�168754鍊�
