多層板在器件選型方面,必須定位在表面安裝元器件(SMD)的選擇上,SMD以其小型化,高度集成化,高可靠性,安裝自動化的優(yōu)點而廣泛應(yīng)用于各類電子產(chǎn)品上.同時,在器件選用上,不僅要注意器件的特性參數(shù)應(yīng)符合電路的需求,也要注意器件的供應(yīng),避免器件停產(chǎn)問題;同時應(yīng)意識到:目前很多國產(chǎn)器件,如片狀電阻,電容,連接器,電位器等的質(zhì)量已逐漸達到進口器件的水平,且有貨源充足,交貨期短,價格便宜等優(yōu)勢.所以,在電路許可的條件下,可以盡量考慮采用國產(chǎn)器件。

　　確定多層PCB 板的層疊結(jié)構(gòu)需要考慮較多的因素。從布線方面來說，層數(shù)越多越利于布線，但是制板成本和難度也會隨之增加。對于生產(chǎn)廠家來說，層疊結(jié)構(gòu)對稱與否是PCB 板制造時需要關(guān)注的焦點，所以層數(shù)的選擇需要考慮各方面的需求，以達到的平衡。 對于有經(jīng)驗的設(shè)計人員來說，在完成元器件的預(yù)布局后，會對PCB 的布線瓶頸處進行重點分析。結(jié)合其他EDA 工具分析電路板的布線密度；再綜合有特殊布線要求的信號線如差分線、敏感信號線等的數(shù)量和種類來確定信號層的層數(shù)；然后根據(jù)電源的種類、隔離和抗干擾的要求來確定內(nèi)電層的數(shù)目。這樣，整個電路板的板層數(shù)目就基本確定了。

　�。�1）元器件單面放臵。如果需要雙面放臵元器件，在底層（Bottom Layer）放臵插針式元器件，就有可能造成電路板不易安放，也不利于焊接，所以在底層（Bottom Layer）只放臵貼片元器件，類似常見的計算機顯卡PCB 板上的元器件布臵方法。單面放臵時只需在電路板的一個面上做絲印層，便于降低成本。

　�。�2）合理安排接口元器件的位臵和方向。一般來說，作為電路板和外界（電源、信號線）連接的連接器元器件，通常布臵在電路板的邊緣，如串口和并口。如果放臵在電路板的中央，顯然不利于接線，也有可能因為其他元器件的阻礙而無法連接。另外在放臵接口時要注意接口的方向，使得連接線可以順利地引出，遠離電路板。接口放臵完畢后，應(yīng)當(dāng)利用接口元器件的String（字符串）清晰地標(biāo)明接口的種類；對于電源類接口，應(yīng)當(dāng)標(biāo)明電壓等級，防止因接線錯誤導(dǎo)致電路板燒毀。

　�。�3）高壓元器件和低壓元器件之間要有較寬的電氣隔離帶。也就是說不要將電壓等級相差很大的元器件擺放在一起，這樣既有利于電氣絕緣，對信號的隔離和抗干擾也有很大好處。

　　（4）電氣連接關(guān)系密切的元器件放臵在一起。這就是模塊化的布局思想。

　�。�5）對于易產(chǎn)生噪聲的元器件，例如時鐘發(fā)生器和晶振等高頻器件，在放臵的時候應(yīng)當(dāng)盡量把它們放臵在靠近CPU 的時鐘輸入端。大電流電路和開關(guān)電路也容易產(chǎn)生噪聲，在布局的時候這些元器件或模塊也應(yīng)該遠離邏輯控制電路和存儲電路等高速信號電路，如果可能的話，盡量采用控制板結(jié)合功率板的方式，利用接口來連接，以提高電路板整體的抗干擾能力和工作可靠性。

　　（6）在電源和芯片周圍盡量放臵去耦電容和濾波電容。去耦電容和濾波電容的布臵是改善電路板電源質(zhì)量，提高抗干擾能力的一項重要措施。在實際應(yīng)用中，印制電路板的走線、引腳連線和接線都有可能帶來較大的寄生電感，導(dǎo)致電源波形和信號波形中出現(xiàn)高頻紋波和毛刺，而在電源和地之間放臵一個0.1 F 的去耦電容可以有效地濾除這些高頻紋波和毛刺。如果電路板上使用的是貼片電容，應(yīng)該將貼片電容緊靠元器件的電源引腳。對于電源轉(zhuǎn)換芯片，或者電源輸入端，是布臵一個10 F 或者更大的電容，以進一步改善電源質(zhì)量。

　　（7）元器件的編號應(yīng)該緊靠元器件的邊框布臵，大小統(tǒng)一，方向整齊，不與元器件、過孔和焊盤重疊。元器件或接插件的第1 引腳表示方向；正負極的標(biāo)志應(yīng)該在PCB 上明顯標(biāo)出，不允許被覆蓋；電源變換元器件（如DC/DC 變換器，線性變換電源和開關(guān)電源）旁應(yīng)該有足夠的散熱空間和安裝空間，外圍留有足夠的焊接空間等。

　�。�1）元器件印制走線的間距的設(shè)臵原則。不同網(wǎng)絡(luò)之間的間距約束是由電氣絕緣、制作工藝和元件大小等因素決定的。例如一個芯片元件的引腳間距是 8mil，則該芯片的【Clearance Constraint】就不能設(shè)臵為10mil，設(shè)計人員需要給該芯片單獨設(shè)臵一個6mil 的設(shè)計規(guī)則。同時，間距的設(shè)臵還要考慮到生產(chǎn)廠家的生產(chǎn)能力。 另外，影響元器件的一個重要因素是電氣絕緣，如果兩個元器件或網(wǎng)絡(luò)的電位差較大，就需要考慮電氣絕緣問題。一般環(huán)境中的間隙安全電壓為200V/mm，也就是5.08V/mil。所以當(dāng)同一塊電路板上既有高壓電路又有低壓電路時，就需要特別注意足夠的安全間距。

　�。�2）線路拐角走線形式的選擇。為了讓電路板便于制造和美觀，在設(shè)計時需要設(shè)臵線路的拐角模式，可以選擇45°、90°和圓弧。一般不采用尖銳的拐角，采用圓弧過渡或45°過渡，避免采用90°或者更加尖銳的拐角過渡。導(dǎo)線和焊盤之間的連接處也要盡量圓滑，避免出現(xiàn)小的尖腳，可以采用補淚滴的方法來解決。當(dāng)焊盤之間的中心距離小于一個焊盤的外徑D 時，導(dǎo)線的寬度可以和焊盤的直徑相同；如果焊盤之間的中心距大于D，則導(dǎo)線的寬度就不宜大于焊盤的直徑。導(dǎo)線通過兩個焊盤之間而不與其連通的時候，應(yīng)該與它們保持且相等的間距，同樣導(dǎo)線和導(dǎo)線之間的間距也應(yīng)該均勻相等并保持。

　�。�3）印制走線寬度的確定方法。走線寬度是由導(dǎo)線流過的電流等級和抗干擾等因素決定的，流過電流越大，則走線應(yīng)該越寬。一般電源線就應(yīng)該比信號線寬。為了保證地電位的穩(wěn)定（受地電流大小變化影響小），地線也應(yīng)該較寬。實驗證明：當(dāng)印制導(dǎo)線的銅膜厚度為0.05mm 時，印制導(dǎo)線的載流量可以按照 20A/mm2 進行計算，即0.05mm 厚，1mm 寬的導(dǎo)線可以流過1A 的電流。所以對于一般的信號線來說10～30mil 的寬度就可以滿足要求了；高電壓，大電流的信號 線線寬大于等于40mil，線間間距大于30mil。為了保證導(dǎo)線的抗剝離強度和工作可靠性，在板面積和密度允許的范圍內(nèi)，應(yīng)該采用盡可能寬的導(dǎo)線來降低線路阻抗，提高抗干擾性能。對于電源線和地線的寬度，為了保證波形的穩(wěn)定，在電路板布線空間允許的情況下，盡量加粗，一般情況下至少需要50mil。

　　（4）印制導(dǎo)線的抗干擾和電磁屏蔽。導(dǎo)線上的干擾主要有導(dǎo)線之間引入的干擾、電源線引入的干擾和信號線之間的串?dāng)_等，合理安排和布臵走線及接地方式可以有效減少干擾源，使設(shè)計出的電路板具備更好的電磁兼容性能。 對于高頻或者其他一些重要的信號線，例如時鐘信號線，一方面其走線要盡量寬，另一方面可以采取包地的形式使其與周圍的信號線隔離起來（就是用一條封閉的地線將信號線“包裹”起來，相當(dāng)于加一層接地屏蔽層）。 對于模擬地和數(shù)字地要分開布線，不能混用。如果需要將模擬地和數(shù)字地統(tǒng)一為一個電位，則通常應(yīng)該采用一點接地的方式，也就是只選取一點將模擬地和數(shù)字地連接起來，防止構(gòu)成地線環(huán)路，造成地電位偏移。 完成布線后，應(yīng)在頂層和底層沒有鋪設(shè)導(dǎo)線的地方敷以大面積的接地銅膜，也稱為敷銅，用以有效減小地線阻抗，從而削弱地線中的高頻信號，同時大面積的接地可以對電磁干擾起抑制作用。 電路板中的一個過孔會帶來大約10pF 的寄生電容，對于高速電路來說尤其有害；同時，過多的過孔也會降低電路板的機械強度。所以在布線時，應(yīng)盡可能減少過孔的數(shù)量。另外，在使用穿透式的過孔（通孔）時，通常使用焊盤來代替。這是因為在電路板制作時，有可能因為加工的原因?qū)е履承┐┩甘降倪^孔（通孔）沒有被打穿，而焊盤在加工時肯定能夠被打穿，這也相當(dāng)于給制作帶來了方便。