�(jì)算機(jī)中的記憶元件由觸�(fā)器組�,而觸�(fā)器只有兩�(gè)狀�(tài)。即�0”態(tài)和�1”態(tài),所以每�信號(hào)�上只能傳送一�(gè)觸發(fā)器的信息。如果要在一條信�(hào)線上連接多�(gè)觸發(fā)�,而每�(gè)觸發(fā)器可以根�(jù)需要與信號(hào)線連通或斷開(kāi),當(dāng)連通時(shí)可以傳送�0”或�1�,斷開(kāi)�(shí)�(duì)信號(hào)線上的信息不�(chǎn)生影�,就需要一�(gè)特殊的電路加以控制,此電路即為三�(tài)輸出電路,又稱為三態(tài)門�
三態(tài)門電路的輸出結(jié)�(gòu)與普通門電路的輸出結(jié)�(gòu)有很大的不同,它在電路中增加了一�(gè)輸出控制端EN(Enable的縮�)。當(dāng)EN=1�(shí),對(duì)原電路無(wú)影響,電路的輸出符合原來(lái)電路的所有邏輯關(guān)�。當(dāng)EN=0�(shí),電路內(nèi)部所有的輸出將處于一種關(guān)斷狀�(tài)�
可以用一�(gè)受EN控制的開(kāi)�(guān)�(duì)三態(tài)門電路的輸出結(jié)�(gòu)�(jìn)行等�。圖2是一�(gè)具有三態(tài)輸出的“非”門的邏輯符�(hào)及其等效電路.當(dāng)EN=1�(shí),非門輸出端的�(kāi)�(guān)接�,所以它符合非門的所有邏輯關(guān)�。當(dāng)EN=0�(shí),開(kāi)�(guān)斷開(kāi),此�(shí)在電路的外部看電路輸出端的電流幾乎為0,所以這是一種高阻狀�(tài)�
這樣,這�(gè)電路的輸出就有了3�(gè)邏輯狀�(tài):邏�0、邏�1和高阻態(tài)�
�(dāng)多�(gè)三態(tài)門的輸出端連在一起形成總線時(shí),只要保證任何一�(gè)�(shí)刻只有一�(gè)三態(tài)門的輸出控制端有效,就不會(huì)�(fā)生總線沖突現(xiàn)�。此�(shí)總線上的邏輯電平由那�(gè)輸出有效的電路確定�
由于三態(tài)門�??偸怯脕?lái)�(qū)�(dòng)總線,所以大部分三態(tài)門的輸出電流能力要比同系列的普通邏輯門電路�(qiáng)的多。在�(jì)算機(jī)等其他設(shè)備中,總線的位數(shù)常常�8的倍數(shù),所以也常常�8�(gè)�16�(gè)甚至32�(gè)三態(tài)門的輸出控制端連接在一起,形成一�(gè)公共控制��
電路分析:當(dāng)E為高電位�(shí),經(jīng)非門后加到兩�(gè)或非門輸入端的均為低電�,此�(shí)若A為高電位,則G2為低電位,NMOS管T2斷開(kāi),G2反饋到上一�(gè)或非門�,G1為高電位,NMOS管T1�(dǎo)通,即B�+5 V接�,B�(diǎn)為高電位,B=1;若A為低電位,則G2為高電位,G1為低電位,NMOS管T1斷開(kāi),T2�(dǎo)�,即B與地接�,B�(diǎn)為低電位,B=0。故此可�,當(dāng)E=1�(shí):若A=1,則B=1;若A=0,則B=0�
�(dāng)E為低電位�(shí),經(jīng)非門后加到兩�(gè)或非門輸入端的均為高電�,終或非門�,G1,G2均為低電位,NMOS管T1與T2均斷�(kāi),A和B不相通,呈現(xiàn)出高阻狀�(tài)�
由此可知,此電路�3�(gè)狀�(tài)�
a.E=0,A和B不�,呈高阻�(tài)�
b.E=1,A=1�(shí),B=1�
c.E=1,A=0�(shí),B=0�
作用
�(dāng)某元件有雙向輸出�(shí),可由兩�(gè)三態(tài)門�(lái)控制,一�(gè)控制輸出,一�(gè)控制輸入�
�(jié)�(gòu)
①雙三態(tài)輸出電路�(jié)�(gòu)如圖所示�
②電路分��
圖中A為輸出端,C為輸入端。當(dāng)Eout=1,Ein=0�(shí),此電路的傳輸方�?yàn)锳→B,即B=A;而當(dāng)Eout=0,Ein=1�(shí),此電路的傳輸方�?yàn)锽→C,即C=B�