国产在线中文字幕亚洲,一区视频国产精品观看,欧美日韩国产高清片,久久久久久AV无码免费网站,亚洲无码一二三四五区,日韩无码www.,sese444

您好,歡迎來到維庫電子市場網(wǎng) 登錄 | 免費(fèi)注冊

VHDL
閱讀�24874�(shí)間:2010-12-02 11:07:35

  VHDL的英文全稱為Very-High-Speed Integrated Circuit Hardware Description Language,即超高�集成電路硬件描述語言。VHDL是一種IEEE�(biāo)�(zhǔn)的硬件編程語言,兼容多�EDA軟件,具有功能強(qiáng)大,通用性強(qiáng)等特�(diǎn),在電子工程�(lǐng)�,已成為事實(shí)上的通用硬件描述語言�

�(gòu)造特�(diǎn)

  1、ENTITY(實(shí)體)

  格式�

  Entity  �(shí)體名  IS

  [類屬參數(shù)說明]

  [端口說明]

  End Entity�

  其中端口說明格式為:

  PORT(端口�1,端口名N:方向:類型�

  其中方向�: IN , OUT, INOUT, BUFFER, LINKAGE

  2、Arcthitecture(構(gòu)造體�

  格式�

  Arcthitecture �(gòu)造體� of  �(shí)體名  is

  [定義語句] �(nèi)部信號、常�(shù)、元件、數(shù)�(jù)類型、函�(shù)等的定義

  begin

  [并行處理語句和block、process、function、procedure]

  end �(gòu)造體��

  除了entity(�(shí)�)和architecture(�(gòu)造體)外還�

  另外三個可以獨(dú)立�(jìn)行編譯的�(shè)�(jì)單元

  Package(包集合)屬于庫�(jié)�(gòu)的一個層�,存放信號定�、常�(shù)定義、數(shù)�(jù)類型、元件語�、函�(shù)定義和過程定義�

  Package Body 具有�(dú)立對端口(port)的package

  configuration(配置)描述層與層之間的連接�(guān)系以及實(shí)體與�(gòu)造體之間�(guān)��

基本類型

  1、bit(�)� `0` 和`1`

  2、bit-Vector(位矢�)� 例如:``00110``

  3、Boolean � ture”和“false�

  4、time  例如�1 us�100 ms�3 s

  5、character 例如:‘a(chǎn)�、’n’、�1�� �0�

  6、string  例如:“sdfsd”、”my design�

  7、integer  32位例如:1�234�-2134234

  8、real 范圍-1.0E38~+1.0E38  例如�1.0�2.834�3.14�0.0

  9、natural  自然�(shù) � positive 正整�(shù)

  10、senverity level  (常和assert語句配合使用)包含有:note、warning、error、failure

  以上十種類型是VHDL中的�(biāo)�(zhǔn)類型,在編程中可以直接使�。使用這十種以外的類型,需要自行定義或指明所引用的Library(�)和Package(�)集合

概念及模�

  基本概念

  1、并行處理(concurrent�

  語句的執(zhí)行與書寫順序無關(guān),并行塊�(nèi)的語句時(shí)同時(shí)�(zhí)行的

  2、順序處理(sequential�

  語句的執(zhí)行按書寫的先后次�,從前到后順序執(zhí)�。這種方式和其他普通編程語言(如c,pascal)是一樣的

  Architecture 中的語句及子模塊之間是并行處理的

  子模塊block中的語句是并行處理的

  子模塊process中的語句是順序處理的

  子模塊subprogram中的function和procedure是順序處理的

�(yōu)�(diǎn)

  與其他硬件描述語言相比,VHDL具有以下特點(diǎn)�

  �(qiáng)大的系統(tǒng)硬件描述能力

  VHDL具有多層次的�(shè)�(jì)描述功能,既可以描述系統(tǒng)級電�,又可以描述門級電�。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)�(gòu)描述,也可以采用三者混合的混合級描�。另�,VHDL支持慣性延遲和傳輸延遲,還可以�(zhǔn)確地建立硬件電路模型。VHDL支持�(yù)定義的和自定義的�(shù)�(jù)類型,給硬件描述帶來較大的自由度,使�(shè)�(jì)人員能夠方便地創(chuàng)建高層次的系�(tǒng)模型�

  支持廣泛、易于修�

  由于VHDL已經(jīng)成為IEEE�(biāo)�(zhǔn)所�(guī)范的硬件描述語言,目前大多數(shù)EDA工具幾乎都支持VHDL,這為VHDL的�(jìn)一步推廣和廣泛�(yīng)用奠定了基礎(chǔ)。在硬件電路�(shè)�(jì)過程中,主要的設(shè)�(jì)文件是用VHDL編寫的源代碼,因?yàn)閂HDL易讀和結(jié)�(gòu)�,所以易于修改設(shè)�(jì)�

  功能�(qiáng)�、設(shè)�(jì)靈活

  VHDL具有功能�(qiáng)大的語言�(jié)�(gòu),可以用簡潔明確的源代碼來描述復(fù)雜的邏輯控制。它具有多層次的�(shè)�(jì)描述功能,層層細(xì)化,可直接生成電路級描述。VHDL支持同步電路、異步電路和隨機(jī)電路的設(shè)�(jì),這是其他硬件描述語言所不能比擬�。VHDL還支持各種設(shè)�(jì)方法,既支持自底向上的設(shè)�(jì),又支持自頂向下的設(shè)�(jì);既支持模塊化設(shè)�(jì),又支持層次化設(shè)�(jì)�

  �(dú)立于器件的設(shè)�(jì)、與工藝無關(guān)

  �(shè)�(jì)人員用VHDL�(jìn)行設(shè)�(jì)�(shí),不需要首先考慮選擇完成�(shè)�(jì)的器�,就可以集中精力�(jìn)行設(shè)�(jì)的優(yōu)�。當(dāng)�(shè)�(jì)描述完成�,可以用多種不同的器件結(jié)�(gòu)來實(shí)�(xiàn)其功��

  很強(qiáng)的移植能�

  VHDL是一種標(biāo)�(zhǔn)化的硬件描述語言,同一個設(shè)�(jì)描述可以被不同的工具所支持,使得設(shè)�(jì)描述的移植成為可��

  易于共享和復(fù)�

  VHDL采用基于庫(Library)的�(shè)�(jì)方法,可以建立各種可再次利用的模�。這些模塊可以�(yù)先設(shè)�(jì)或使用以前設(shè)�(jì)中的存檔模塊,將這些模塊存放到庫�,就可以在以后的�(shè)�(jì)中�(jìn)行復(fù)用,可以使設(shè)�(jì)成果在設(shè)�(jì)人員之間�(jìn)行交流和共享,減少硬件電路設(shè)�(jì)�

維庫電子�,電子知識,一查百��

已收錄詞�168287