精度高：在模擬系統(tǒng)的電路中，元器件精度要達(dá)到10-3以上已經(jīng)不容易了，而數(shù)字系統(tǒng)17位字長(zhǎng)可以達(dá)到10-5的精度，這是很平常的。例如，基于離散傅里葉變換的數(shù)字式頻譜分析儀，其幅值精度和頻率分辨率均遠(yuǎn)遠(yuǎn)高于模擬頻譜分析儀。

　　靈活性強(qiáng)：數(shù)字信號(hào)處理采用了專(zhuān)用或通用的數(shù)字系統(tǒng)，其性能取決于運(yùn)算程序和乘法器的各系數(shù)，這些均存儲(chǔ)在數(shù)字系統(tǒng)中，只要改變運(yùn)算程序或系數(shù)，即可改變系統(tǒng)的特性參數(shù)，比改變模擬系統(tǒng)方便得多。

　　可以實(shí)現(xiàn)模擬系統(tǒng)很難達(dá)到的指標(biāo)或特性：例如：有限長(zhǎng)單位脈沖響應(yīng)數(shù)字濾波器可以實(shí)現(xiàn)嚴(yán)格的線性相位；在數(shù)字信號(hào)處理中可以將信號(hào)存儲(chǔ)起來(lái)，用延遲的方法實(shí)現(xiàn)非因果系統(tǒng)，從而提高了系統(tǒng)的性能指標(biāo)；數(shù)據(jù)壓縮方法可以大大地減少信息傳輸中的信道容量。

　　可以實(shí)現(xiàn)多維信號(hào)處理：利用龐大的存儲(chǔ)單元，可以存儲(chǔ)二維的圖像信號(hào)或多維的陣列信號(hào)，實(shí)現(xiàn)二維或多維的濾波及譜分析等。

　　缺點(diǎn)1：增加了系統(tǒng)的復(fù)雜性，它需要模擬接口以及比較復(fù)雜的數(shù)字系統(tǒng)；

　　缺點(diǎn)2：應(yīng)用的頻范圍受到限制，主要是A/D轉(zhuǎn)換的采樣頻率的限制；

　　缺點(diǎn)3：系統(tǒng)的功率消耗比較大。數(shù)字信號(hào)處理系統(tǒng)中集成了幾十萬(wàn)甚至更多的晶體管，而模擬信號(hào)處理系統(tǒng)中大量使用的是電阻、電容、電感等無(wú)源器件，隨著系統(tǒng)的復(fù)雜性增加這一矛盾會(huì)更加突出。

　　語(yǔ)音處理

　　語(yǔ)音信號(hào)分析

　　語(yǔ)音合成

　　語(yǔ)音識(shí)別

　　語(yǔ)音增強(qiáng)

　　語(yǔ)音編碼

　　圖像處理：恢復(fù)，增強(qiáng)，去噪，壓縮

　　通信：信源編碼，信道編碼 ，多路復(fù)用，數(shù)據(jù)壓縮

　　電視 ：高清晰度電視，可視電話，視頻會(huì)議

　　雷達(dá)：對(duì)目標(biāo)探測(cè)，定位，成像

　　聲納

　　有源聲納信號(hào)處理

　　無(wú)源聲納信號(hào)處理

　　地球物理學(xué)

　　生物醫(yī)學(xué)信號(hào)處理

　　音樂(lè)

　　其它領(lǐng)域

　　由簡(jiǎn)單的運(yùn)算走向復(fù)雜的運(yùn)算，目前幾十位乘幾十位的全并行乘法器可以在數(shù)十納秒的時(shí)間內(nèi)完成一次浮點(diǎn)乘法運(yùn)算，這無(wú)論在運(yùn)算速度上和運(yùn)算精度上均為復(fù)雜的數(shù)字信號(hào)處理算法提供了先決條件；

　　由低頻走向高頻，模數(shù)轉(zhuǎn)換器的采樣頻率已高達(dá)數(shù)百兆赫，可以將視頻甚至更高頻率的信號(hào)數(shù)字化后送入計(jì)算機(jī)處理；

　　由一維走向多維，像高分辨率彩色電視、雷達(dá)、石油勘探等多維信號(hào)處理的應(yīng)用領(lǐng)域已與數(shù)字信號(hào)處理結(jié)下了不解之緣。

　　各種數(shù)字信號(hào)處理系統(tǒng)均幾經(jīng)更新?lián)Q代：在圖像處理方面，圖像數(shù)據(jù)壓縮是多媒體通信、影碟機(jī)(VCD或DVD)和高清晰度電視(HDTV)的關(guān)鍵技術(shù)。國(guó)際上先后制定的標(biāo)準(zhǔn)H.261、JPEG、MPEG—1和MPEG—2中均使用了離散余弦變換(DCT)算法。近年來(lái)發(fā)展起來(lái)的小波(Wavelet)變換也是一種具有高壓縮比和快速運(yùn)算特點(diǎn)的嶄新壓縮技術(shù)，應(yīng)用前景十分廣闊，可望成為新一代壓縮技術(shù)的標(biāo)準(zhǔn)。

　　VLSI設(shè)計(jì)中，其詳細(xì)程度的層次可以從完全定制的AS］C幾何布局到使用稱(chēng)為裝置頂盒的系統(tǒng)設(shè)計(jì)。表1給出了相應(yīng)的概述。因?yàn)镕PGA的物理結(jié)構(gòu)是可編程的，但也是固定的，所以在FPGA的設(shè)計(jì)過(guò)程中沒(méi)有布局和布線任務(wù)。在門(mén)電平上采用寄存器轉(zhuǎn)換設(shè)計(jì)語(yǔ)言就可以達(dá)到元器件的利用。投放市場(chǎng)時(shí)間與FPGA迅速增加的復(fù)雜程度共同迫使研究方法轉(zhuǎn)移到知識(shí)產(chǎn)權(quán)（Intellectual Property，IP）宏單元或“兆核心單元（mega core cells）”的使用上來(lái)。宏單元為設(shè)計(jì)者提供了—個(gè)預(yù)先定義的功能集合，例如：微處理器或UART。這樣，設(shè)計(jì)者就只需要指定所選擇的特征或?qū)傩裕ɡ�如：精確度），“合成器”就會(huì)自動(dòng)生成一份合成解決方案的硬件描述代碼或者是原理圖。

　　表1 VLSI的設(shè)計(jì)層次

　　技術(shù)的關(guān)鍵就是利用強(qiáng)有力的設(shè)計(jì)工具來(lái)：

　　·縮短開(kāi)發(fā)周期

　　·提供元器件的優(yōu)質(zhì)利用性

　　·提供合成器的選擇，例如：在速度和設(shè)計(jì)規(guī)模之間作出選擇 在圖1中給出了CAB工具分類(lèi)法，并且應(yīng)用在FPGA的設(shè)計(jì)流程之中。通常，是在圖形界面還是文本界面環(huán)境下進(jìn)行設(shè)計(jì)，取決于設(shè)計(jì)者個(gè)人的偏好以及以前的經(jīng)驗(yàn)。以圖形方式給出DSP解決方案能夠強(qiáng)調(diào)更為規(guī)則的數(shù)據(jù)流以及許多相關(guān)的DSP算法。而文本環(huán)境通常側(cè)重于考慮算法控制設(shè)計(jì)，并提供更加寬泛的設(shè)計(jì)類(lèi)型，正如將在后續(xù)設(shè)計(jì)示例中得到的證明一樣。具體地說(shuō)，對(duì)于Altera的MaxPlusII而言，利用文本能夠設(shè)計(jì)一些可以分配到設(shè)計(jì)之中的更為特殊的屬性和更為精確的性能。

　　圖1 CAD設(shè)計(jì)周期