Verilog是術(shù)語“驗(yàn)證”和“邏輯”的組合� 它是硬件描述語言或特殊類型的編程語言,用于描述數(shù)字系�(tǒng)和電路的硬件�(shí)�(xiàn)� 它是一種硬件描述語言,請記住,它不是編程語言�
Prabhu Goel,黃志來,Douglas Warmke和Phil Moorby�1983-1984年左右開�(fā)了Verilog� 第一�(gè)名稱是“自�(dòng)化集成設(shè)�(jì)系統(tǒng)�,該名稱�(jìn)一步更名為“網(wǎng)�(guān)�(shè)�(jì)自動(dòng)化”,并在1990年被Cadence收購。Cadence�(xiàn)在是Verilog和Verilog-XL的版�(quán)所有��
首先,使用Verilog來定義和啟動(dòng)仿真� 后來,該語言的流行提出了�(jìn)一步開�(fā)的需�,并�(dǎo)致了邏輯電路的綜合�
cadence � Verilog 語言作為開源�(fā)�� IEEE �(duì) Verilog 的第一�(gè)�(biāo)�(zhǔn)化標(biāo)記為 1364-1995,并命名� Verilog-95�
Verilog有兩種類型的�(shè)�(jì)方法� 他們是 - 自下而上的方法和自上而下的方��
自下而上的方法: 這是�(shè)�(jì)模型的常�(guī)方法� 該計(jì)劃在登機(jī)口級(jí)別實(shí)�� 典型的門用于�(shí)�(xiàn)� 此方法為不同的結(jié)�(gòu)和有序計(jì)劃開辟了道路�
自上而下的方法: 與傳�(tǒng)方法相比,此方法具有一些優(yōu)�(diǎn)� 在這里可以使更改變得更容易� 早期測試也是可能��
Verilog具有Verilog HDL的三�(gè)基本�(yùn)算符�
1、一元Verilog�(yùn)算子� 這些類型的Verilog�(yùn)算符排在第一位�
例如:x =?y; 這里的�?”是一元運(yùn)算符
2、二�(jìn)制Verilog�(yùn)算符� 這些類型的Verilog�(yùn)算符位于兩�(gè)操作�(shù)之間�
例如:x = y || z; 在這里� ||� 是二�(jìn)制運(yùn)算符�
3、三元Verilog�(yùn)算子� T這些類型的Verilog�(yùn)算符使用兩�(gè)不同的運(yùn)算符來區(qū)分三�(gè)�(yùn)算符�
例如:x = y� z:w; 這里 '�' �'�'是三元運(yùn)算符�
以上就是什么是Verilog的相�(guān)介紹,在Verilog HDL�,可以使用整�(shù),寄存器(reg�,向量(reg或net�(shù)�(jù)類型,若干位長度)和�(shí)間的�(shù)��
維庫電子�,電子知�(shí),一查百��
已收錄詞�162542�(gè)