国产在线中文字幕亚洲,一区视频国产精品观看,欧美日韩国产高清片,久久久久久AV无码免费网站,亚洲无码一二三四五区,日韩无码www.,sese444

您好,歡迎來到維庫電子市場網 登錄 | 免費注冊

�(lián)系供應商在線客服�
廣告

主存儲器
閱讀�20396時間�2011-03-06 21:56:16

  �存儲�,英文為Main memory,亦可簡稱主�,是計算機存儲系�(tǒng)的核心,起承上啟下的作用。主存儲器用來存放計算機運行期間所需要的程序和數(shù)�(jù),主要性能指標有存儲容�、存取時間、存儲周期和存儲器帶��

概述

  主存儲器,是計算機硬件的一個重要部�,其作用是存放指令和�(shù)�(jù),并能由中央處理器(CPU)直接隨機存�?,F(xiàn)代計算機為了提高性能,兼顧合理的造價,往往采用多級存儲體系,即有存儲容量小、存取速度高的高速緩沖存儲器,存儲容量和存取速度適中的主存儲��

  主存儲器是按地址存放信息�,存取速度一般與地址無關�32位(比特)的地址能表�4GB的存儲器地址。這對目前多數(shù)應用已經足夠,但對于某些特大運算量的應用和特大型�(shù)�(jù)庫顯然是不夠的,因此提出64位結構的要求�

結構

  主存儲器通常由存儲體、地址譯碼驅動電路、I/O和讀寫電路等部分組成,其組成的框圖如圖所示�

主存儲器結構圖

  其中,存儲體是存儲單元的集合,用來存放數(shù)�(jù);地址譯碼驅動電路包含譯碼器和驅動器兩部分,譯碼器將地址總線輸入的地址碼轉換成與之對應的譯碼輸出線上的有效電平,以表示選中了某一存儲單元,然后由驅動器提供驅動電流去驅動相應的讀寫電�,完成對被選中存儲單元的讀寫操�;I/O和讀寫電路包括讀出放大器、寫入電路和讀寫控制電�,用以完成被選中存儲單元中各位的讀出和寫入操作�

類別

  1.信息保存的長短分:只讀存儲器(ROM)與隨機存取存儲器(RAM��

  2.生產工藝分:靜態(tài)存儲器與動態(tài)存儲器�

靜態(tài)存儲器

靜態(tài)存儲�

  靜態(tài)存儲器(SRAM):讀寫速度�,生產成本高,多用于容量較小的高速緩沖存儲器�

  動態(tài)存儲器(DRAM):讀寫速度較慢,集成度�,生產成本低,多用于容量較大的主存儲��

性能指標

  主存儲器指標有存儲速度、存儲容量、CL、SPD芯片、奇偶效�、內存帶寬等�

  1.存儲速度

  內存的存儲速度用存取一次數(shù)�(jù)的時間來表示,單位為納秒,記為ns�1�=10億納秒,�1納秒=10ˉ9�。Ns值越小,表明存取時間越短,速度就越�。目�,DDR內存的存取時間一般為6ns,而更快的存儲器多用在顯卡的顯存上,如�5ns� 4ns� 3.6ns� 3.3ns� 2.8ns��

  2.存儲容量

  目前常見的內存存儲容量單條為128MB�256MB�512MB,當然也有單�1GB�,內�,不過其價格較高,普通用戶少有使用。就目前的行情來�,配機時盡時使用單條256MB以上的內�,不要選用兩�128MB的方�� 提示:內存存儲容量的換算公式��1GB=1024MB=1024*1024KB�

  3.CL

  CL是CAS Lstency的縮�,即CAS延遲時間,是指內存縱向地址脈沖的反應時�,是在一定頻率下衡量不同�(guī)范內存的重要標志之一。對于PC1600和PC2100的內存來�,其�(guī)定的CL應該�2,即他讀取數(shù)�(jù)的延遲時間是兩個時鐘周期。也就是說他必須在CL=2R 情況下穩(wěn)寰工作的其工作頻率中�

主存儲器

  4.SPD芯片

  SPD是一�8�256字節(jié)的EERROM(可電擦寫可編程只讀存儲�) 芯片,位置一般處在內存條正面的右�,里面記錄了諸如內存的速度、容�、電壓與行、列地址、帶寬等參數(shù)信息。當開機�,計算機的BIOS將自動讀取SPD中記錄的信息�

  5.奇偶校驗

  奇偶校驗就是內存每一個字節(jié)外又額外增加了一位作為錯誤檢測之�。當CPU返回讀顧儲存的�(shù)�(jù)時,他會再次相加�8位中存儲容量的數(shù)�(jù),計算結果是否與校驗相一致。當CPU�(fā)�(xiàn)二者不同時就會自動處理�

  6.內存帶寬

  從內存的功能上來�,我們可以將內存看作是內存控制器(一般位于北橋芯片中)與CPU之間的橋梁或倉庫。顯�,內存的存儲容量決定“倉庫”的大小,而內存的帶決定“橋梁的寬窄�,兩者缺一不可� 提示:內存帶寬的確定方式為:B表示帶寬、F表于存儲器時鐘頻率、D表示存儲器數(shù)�(jù)總線位數(shù),則帶寬B=F*D/8(如常見100MHz的SDRAM內存的帶�=100MHz*64bit/8=800MB/�、常�133MHz的SDRAM內存的帶�133MHz*64bit/8=1064MB/秒)�

與CPU的連接

  CPU對存儲器進行讀寫操作,首先由地址總線給出地址信號,然后發(fā)出讀操作或寫操作的控制信�,在�(shù)�(jù)總線上進行信息交流。如果將由若干存儲芯片構成的存儲器和CPU看做兩個黑盒子,通過地址總線(AB�、數(shù)�(jù)總線(DB)、控制總線(CB)相�(lián)的結構如圖所��

主存儲器與CPU的連接

主存儲器與CPU的連接

  存儲器地址寄存器(MAR)和存儲器數(shù)�(jù)寄存器(MDR)是主存和CPU之間的接�。MAR可以接受來自程序計數(shù)器的指令地址或來自地址形成部件的操作數(shù)地址,以確定要訪問的單元。MDR是向主存寫入�(shù)�(jù)或從主存讀出數(shù)�(jù)的緩沖部�。MAR和MDR從功能上看屬于主存,但在小型計算�、微型計算機中常放在CPU內�

  CPU與主存的硬連接是兩個部件之間聯(lián)系的物理基礎,具體完成讀或寫還需要兩個部件之間的軟連接,即CPU向主存發(fā)出的讀或寫命令,這才是兩個部件之間有效工作的關鍵。讀寫的基本操作如下�

 ?�?)讀。讀操作是指從CPU送來的地址所指定的存儲單元中取出信息,再送給CPU,其操作過程如下�

 ?�?地址→MAR→AB:CPU將地址信號送至地址總線�

 ?�?Read:CPU�(fā)出讀命令�

 ?�?Wait for MFC:等待存儲器工作完成信號�

  � M(MAR)→DB→MDR:讀出信息經�(shù)�(jù)總線送至CPU�

 ?�?)寫。寫操作是指將要寫入的信息存入CPU所指定的存儲單元中,其操作過程如下�

 ?�?地址→MAR→AB:CPU將地址信號送至地址總線�

 ?�?�(shù)�(jù)→MDR→DB:CPU將要寫入的數(shù)�(jù)送至�(shù)�(jù)總線�

  � Write:CPU�(fā)出寫命令�

  � Wait for MFC:等待存儲器工作完成信號�

  由于CPU和主存的速度存在著差距,所以兩者之間的速度匹配是很關鍵�。通常有兩種匹配方式:同步存儲器讀取和異步存儲器讀�。上面給出的讀寫基本操作是以異步存儲器讀取來考慮的,CPU和主存之間沒有統(tǒng)一的時�,由主存工作完成信號(MFC)通知CPU“主存工作已完成”�

�(fā)�

  �20世紀70年代�,主存儲器已逐步采用大規(guī)模集成電路構�。最普遍也最經濟的是動態(tài)隨機存儲器芯片(DRAM��1995年集成度�64Mb(可存儲400萬個漢字)的DRAM芯片開始商業(yè)性生��16MbDRAM芯片已成為市場主流產品。DRAM芯片的存取速度適中,一般為50~70ns。有一些改進型的DRAM,如EDODRAM(即擴充�(shù)�(jù)輸出的DRAM),其性能可較普通DRAM提高10%以上,又如SDRAM(即同步DRAM�,其性能又可較EDODRAM提高10%左右�1998年SDRAM的后繼產品為SDRAMⅡ(或稱DDR,即雙倍數(shù)�(jù)速率)的品種已上��

動態(tài)隨機存儲器

動態(tài)隨機存儲�

  在追求速度和可靠性的場合,通常采用價格較貴的靜�(tài)隨機存儲器芯片(SRAM�,其存取速度可以達到�1~15ns。無論主存采用DRAM還是SRAM芯片構成,在斷電時存儲的信息都會“丟失�,因此計算機設計者應考慮�(fā)生這種情況�,設法維持若干毫秒的供電以保存主存中的重要信息,以便供電恢復時計算機能恢復正常運�。鑒于上述情�,在某些應用中主存中存儲重要而相對固定的程序和數(shù)�(jù)的部分采用“非易失性”存儲器芯片(如EPROM,快閃存儲芯片等)構�;對于完全固定的程序,數(shù)�(jù)區(qū)域甚至采用只讀存儲器(ROM)芯片構�;主存的這些部分就不怕暫時供電中斷,還可以防止病毒侵��

維庫電子�,電子知�,一查百��

已收錄詞�168745