有限狀�(tài)�(jī)(Finite State Machine)是指那些輸出取決于�(guò)去輸入部分和�(dāng)前輸入部分的�(shí)�邏輯電路。它�寄存�組和組合邏輯�(gòu)�。有限狀�(tài)�(jī)的作用主要是描述�(duì)象在它的生命周期�(nèi)所�(jīng)歷的狀�(tài)序列,以及如何響�(yīng)�(lái)自外界的各種事件�
有限狀�(tài)�(jī)由組合邏輯和寄存器邏輯組��
1、寄存器邏輯的功能:用來(lái)存儲(chǔ)有限狀�(tài)�(jī)的內(nèi)部狀�(tài)�
2、組合邏輯又可以分為次態(tài)邏輯和輸出邏輯兩�(gè)部分。其中次�(tài)邏輯的功能是用來(lái)確定有限狀�(tài)�(jī)的下一�(gè)狀�(tài);而輸出邏輯就是用�(lái)確定有限狀�(tài)�(jī)的輸��
在實(shí)際的�(yīng)用中,根�(jù)有限狀�(tài)�(jī)是否使用輸入信號(hào),設(shè)�(jì)人員�(jīng)常將其分為Moore型有限狀�(tài)�(jī)和Mealy型有限狀�(tài)�(jī)兩種�(lèi)��
1、Moore型有限狀�(tài)�(jī):是指那些輸出信�(hào)僅與�(dāng)前狀�(tài)有關(guān)的有限狀�(tài)�(jī),即可以把Moore型有限狀�(tài)�(jī)的輸出看成是�(dāng)前狀�(tài)的函�(shù)�
2、Mealy型有限狀�(tài)�(jī):是指那些輸出信�(hào)不僅與當(dāng)前狀�(tài)有關(guān),而且還與所有的輸入信號(hào)有關(guān)的有限狀�(tài)�(jī),即可以把Mealy有限狀�(tài)�(jī)的輸出看成是�(dāng)前狀�(tài)和所有輸入信�(hào)的函�(shù)??梢?jiàn),Mealy有限狀�(tài)�(jī)要比Moore型有限狀�(tài)�(jī)�(fù)雜一些�
Moore型和Mealy型有限狀�(tài)�(jī)的區(qū)別:Moore型有限狀�(tài)�(jī)僅與�(dāng)前狀�(tài)有關(guān),而與輸入信號(hào)�(wú)�(guān);Mealy型有限狀�(tài)�(jī)不但與當(dāng)前狀�(tài)有關(guān),而且還與狀�(tài)�(jī)的輸入信�(hào)有關(guān)�
有限狀�(tài)�(jī)是指輸出取決于過(guò)去輸入部分和�(dāng)前輸入部分的�(shí)序邏輯電�。一般來(lái)�(shuō),除了輸入部分和輸出部分�,有限狀�(tài)�(jī)還含有一組具有“記憶”功能的寄存�,這些寄存器的功能是記憶有限狀�(tài)�(jī)的內(nèi)部狀�(tài),它們常被稱(chēng)為狀�(tài)寄存�。在有限狀�(tài)�(jī)中,狀�(tài)寄存器的的下一�(gè)狀�(tài)不僅與輸入信�(hào)有關(guān),而且還與該寄存器的當(dāng)前狀�(tài)有關(guān),因此有限狀�(tài)�(jī)又可以認(rèn)為是組合邏輯和寄存器邏輯的一種組合。其�,寄存器邏輯的功能是存儲(chǔ)有限狀�(tài)�(jī)的內(nèi)部狀�(tài);而組合邏輯又可以分為次態(tài)邏輯和輸出邏輯兩部分,次�(tài)邏輯的功能是確定有限狀�(tài)�(jī)的下一�(gè)狀�(tài),輸出邏輯的功能是確定有限狀�(tài)�(jī)的輸��
有限狀�(tài)�(jī)的描述規(guī)則:
1、至少包含一�(gè)狀�(tài)信號(hào),用�(lái)指狀�(tài)�
2、狀�(tài)�(zhuǎn)移指定和輸出指定�
3、時(shí)鐘信�(hào),一般用�(lái)同步�
4、同步或者異步復(fù)位信�(hào)�
其中:第1條到�3條是必須包括�,而第4條則不是必須含有的�
有限狀�(tài)�(jī)的描述方式有三�(jìn)�、雙�(jìn)程和單�(jìn)程描述方��
1、三�(jìn)程描述方�
三�(jìn)程描述方式是指在VHDL�(yǔ)言程序的結(jié)�(gòu)體中,使用三�(gè)�(jìn)程語(yǔ)句來(lái)描述有限狀�(tài)�(jī)的功能:一�(gè)�(jìn)程用�(lái)描述有限狀�(tài)�(jī)中的次態(tài)邏輯;一�(gè)�(jìn)程用�(lái)描述有限狀�(tài)�(jī)中的狀�(tài)寄存器;另外一�(gè)�(jìn)程用�(lái)描述有限狀�(tài)�(jī)中的輸出邏輯�
2、雙�(jìn)程描述方�
雙�(jìn)程描述方式是指在VHDL�(yǔ)言程序的結(jié)�(gòu)體中,使用兩�(gè)�(jìn)程語(yǔ)句來(lái)描述有限狀�(tài)�(jī)的功能:一�(gè)�(jìn)程語(yǔ)句用�(lái)描述有限狀�(tài)�(jī)中次�(tài)邏輯、狀�(tài)寄存器和輸出邏輯中的任何兩�(gè);另外一�(gè)�(jìn)程則用來(lái)描述有限狀�(tài)�(jī)剩余的功能�
3、單�(jìn)程描述方�
單�(jìn)程描述方式是指在VHDL�(yǔ)言程序的結(jié)�(gòu)體中,使用一�(gè)�(jìn)程語(yǔ)句來(lái)描述有限狀�(tài)�(jī)中的次態(tài)邏輯、狀�(tài)寄存器和輸出邏輯�
1、硬件應(yīng)�
在數(shù)字電路中,F(xiàn)SM 可以用可編程邏輯�(shè)�、可編程邏輯控制�、邏輯門(mén)和觸�(fā)器或繼電器來(lái)建造。更明確的說(shuō),硬件實(shí)�(xiàn)要求寄存器來(lái)存儲(chǔ)狀�(tài)變量,確定狀�(tài)�(zhuǎn)移的一塊組合邏�,和確定 FSM 輸出的另一塊組合邏�。一�(lèi)�(jīng)典硬件實(shí)�(xiàn)� Richard控制��
2、軟件應(yīng)�
下列概念�(jīng)常用�(lái)建造有有限狀�(tài)�(jī)的軟件應(yīng)用:
●事件驅(qū)�(dòng) FSM
●虛� FSM (VFSM)
●基于自�(dòng)�(jī)編程