鏅傞枔锛�2025/5/7 12:13:47
闁辫畝锛�30
10CL016ZU256I8G 鏄竴娆剧敱 Intel 鎻愪緵鐨� Cyclone 10 绯诲垪 FPGA 鑺墖銆傝┎绯诲垪鑺墖涓昏瀹氫綅浜庝腑绔噳鐢ㄥ競鍫�锛屾彁渚涗簡楂樻�у児姣旂殑瑙ｆ焙鏂规銆傞�欐 FPGA 闆嗘垚浜嗚睈瀵岀殑閭忚集璩囨簮銆佹暩瀛椾俊铏熻檿鐞� (DSP) 妯″浠ュ強楂橀�熶覆琛屾敹鐧�(f膩)鍣ㄧ瓑鍔熻兘锛岄仼鐢ㄤ簬閫氫俊銆佸伐妤�(y猫)鑷嫊鍖�銆佹秷璨婚浕瀛愬拰宓屽叆寮忚瑕虹瓑闋樺煙鐨勯枊鐧�(f膩)銆�
銆�銆�鍏跺収閮ㄦ灦妲嬪熀浜� 20nm 宸ヨ棟鍒堕��锛岃兘澶犲鐝句綆鍔熻�楅亱琛岀殑鍚屾檪鎻愪緵楂樻�ц兘瑷堢畻鑳藉姏銆�
鍨嬭櫉锛�10CL016ZU256I8G
銆�銆�鍝佺墝锛欼ntel
銆�銆�宸ヨ棟鍒剁▼锛�20nm
銆�銆�FPGA 瀹舵棌锛欳yclone 10
銆�銆�閭忚集鍠厓鏁搁噺锛氱磩 16K LE
銆�銆�RAM 璩囨簮锛氱磩 1.3 Mb
銆�銆�DSP 妯″鏁搁噺锛�170
銆�銆�I/O 鏁搁噺锛�256
銆�銆�灏佽椤炲瀷锛欶BGA
銆�銆�宸ヤ綔婧害鑼冨湇锛�-40掳C 鑷� +85掳C
銆�銆�渚涢浕闆诲锛�1.0V 鏍稿績闆诲锛�1.8V 鎴� 3.3V I/O 闆诲
10CL016ZU256I8G 鍏峰倷澶氱ó闂滈嵉鐗规�т互鏀寔澶氭ǎ鍖栫殑鎳夌敤闇�姹�銆傞鍏堬紝鍏堕噰鐢ㄤ簡鍏堥�茬殑 20nm 鍒堕�犲伐钘�锛屽湪闄嶄綆鍔熻�楃殑鍚屾檪鎻愰珮浜嗘�ц兘琛ㄧ従銆傚叾娆�锛屽畠鎿佹湁楂橀仈 16K 鐨勯倧杓柈鍏冿紙LE锛夛紝鍙互闈堟椿閰嶇疆鐢ㄤ簬瀵︾従寰╅洔鐨勯倧杓浕璺姛鑳�銆�
銆�銆�姝ゅ锛岃┎鍣ㄤ欢闆嗘垚浜嗗閬� 170 鍊� DSP 妯″锛岀壒鍒ラ仼鍚堜簬闇�瑕佸ぇ閲忔暩瀛搁亱绠楃殑鎳夌敤鍫存櫙锛屽闊抽牷铏曠悊銆佸湒鍍忓绺В纰肩瓑銆傚啀鑰�锛屽叾鍏х疆浜嗗ぇ绱� 1.3Mb 鐨勫祵鍏ュ紡 RAM锛岀偤鏁告摎绶╁瓨鍜岃嚚鏅傚瓨鍎叉彁渚涗簡瓒冲鐨勭┖闁�銆�
銆�銆�鍦ㄦ帴鍙ｆ柟闈紝閫欐 FPGA 鏀寔澶氱ó妯欐簴鍗旇锛屽苟涓斿叿鍌欏彲绶ㄧ▼ I/O 寮曡叧锛屽厑瑷遍枊鐧�(f膩)鑰呮牴鎿氬闅涢渶姹傞�茶鑷畾缇╄ō缃�銆傚彟澶栵紝瀹冮倓鍏煎閮ㄥ垎鏇撮珮闅庣殑 FPGA 鍣ㄤ欢锛屾柟渚胯ō瑷堥伔绉昏垏鍗囩礆銆�
10CL016ZU256I8G 寤ｆ硾鎳夌敤浜庡鍊嬮牁鍩熴�傚湪閫氫俊闋樺煙锛屽畠鍙互浣滅偤鍩哄付铏曠悊鍣ㄤ締瀵︾従鐒＄窔缍茬怠瑷倷涓殑淇¤櫉瑾垮埗瑙ｈ鍔熻兘锛涘湪宸ユキ(y猫)鎺у埗涓�锛屾娆� FPGA 鍙敤浜庡鏅傛暩鎿氶噰闆嗚垏铏曠悊浠诲嫏锛屼緥濡傞亱鍕曟帶鍒跺櫒鎴� PLC 鐨勬牳蹇冪祫浠�锛涘湪娑堣不闆诲瓙鐢㈠搧鏂归潰锛屽叾寮峰ぇ鐨勫濯掗珨铏曠悊鑳藉姏浣垮叾鎴愮偤璜稿楂樻竻鏀濆儚闋�銆佹櫤鑳藉灞呮帶鍒跺櫒鐨勭悊鎯抽伕鎿�锛涘悓鏅�锛屽湪宓屽叆寮忚瑕虹郴绲遍噷锛岃┎鑺墖鑳介珮鏁堝畬鎴愬湒鍍忛爯铏曠悊銆佺壒寰佹彁鍙栫瓑宸ヤ綔娴佺▼銆�
10CL016YU256I8G
銆�銆�10CL016ZU256I7G
