時間：2023/8/1 11:05:40
閱讀：469
產(chǎn)品型號 | EP2C35F484I8 |
描述 | IC FPGA 322 I/O 484FBGA |
分類 | 集成電路(IC)，嵌入式-FPGA(現(xiàn)場可編程門陣列) |
制造商 | 英特爾 |
系列 | Cyclone?II |
打包 | 托盤 |
零件狀態(tài) | 活性 |
電壓-電源 | 1.15V?1.25V |
工作溫度 | -40°C?100°C(TJ) |
包裝/箱 | 484-BGA |
供應商設備包裝 | 484-FBGA(23x23) |
基本零件號 | EP2C35 |
EP2C35F484I8
可編程邏輯類型 | 現(xiàn)場可編程門陣列 |
狀態(tài) | 轉(zhuǎn)入 |
最大時鐘頻率 | 402.5兆赫 |
JESD-30代碼 | S-PBGA-B484 |
JESD-609代碼 | 00 |
總RAM位 | 483840 |
CLB數(shù)量 | 2076.0 |
輸入數(shù)量 | 322.0 |
邏輯單元數(shù) | 33216.0 |
輸出數(shù)量 | 306.0 |
端子數(shù) | 484 |
組織 | 2076 CLBS |
峰值回流溫度(℃) | 220 |
電源 | 1.2,1.5 / 3.3,3.3 |
資格狀態(tài) | 不合格 |
座高 | 2.6毫米 |
子類別 | 現(xiàn)場可編程門陣列 |
電源電壓標稱 | 1.2伏 |
最小供電電壓 | 1.15伏 |
最大電源電壓 | 1.25伏 |
安裝類型 | 表面貼裝 |
技術(shù) | CMOS |
終端完成 | 錫/鉛(Sn63Pb37) |
終端表格 | 球 |
端子間距 | 1.0毫米 |
終端位置 | 底部 |
時間@峰值回流溫度最大值(秒) | 20 |
長度 | 23.0毫米 |
寬度 | 23.0毫米 |
附加功能 | 還需要3.3供應 |
包裝主體材料 | 塑料/環(huán)氧樹脂 |
包裝代碼 | BGA |
包裝等效代碼 | BGA484,22X22,40 |
包裝形狀 | 廣場 |
包裝形式 | 網(wǎng)格陣列 |
制造商包裝說明 | FBGA-484 |
無鉛狀態(tài)/RoHS狀態(tài) | 包含鉛/ RoHS不合規(guī) |
水分敏感性水平(MSL) | 3(168小時) |
■具有4,608至68,416 LE的高密度架構(gòu)
M4K嵌入式存儲塊
高達1.1 Mbit的可用RAM，而不會減少可用邏輯
每個塊4,096個存儲位(每個塊4,608個位，包括512個奇偶校驗位)
×1，×2，×4，×8，×9，×16，×18，×32和×36的可變端口配置
適用于×1，×2，×4，×8，×9，×16和×18模式的真正雙端口(一次讀取和一次寫入，兩次讀取或兩次寫入)操作
字節(jié)可在寫入期間屏蔽數(shù)據(jù)輸入
最高260MHz的工作頻率
■嵌入式乘法器
最多可將150個18×18位乘法器配置為兩個獨立的9×9位乘法器，性能高達250 MHz
可選的輸入和輸出寄存器
■高級I / O支持
高速差分I / O標準支持，包括LVDS，RSDS，mini-LVDS，LVPECL，差分HSTL和差分SSTL
單端I / O標準支持，包括2.5 V和1.8 V，SSTL I和II類，1.8 V和1.5 V HSTL I和II類，3.3 V PCI和PCI-X 1.0、3.3- ，2.5V，1.8V和1.5V LVCMOS以及3.3V，2.5V和1.8V LVTTL
外圍組件互連特殊利益組(PCI SIG)PCI本地總線規(guī)范，修訂版3.0符合在32或64位接口上以33或66 MHz運行3.3 V的要求
具有外部TI PHY和Altera PCI Express×1Megacore?功能的PCI Express
133 MHz PCI-X 1.0規(guī)格兼容性
高速外部存儲器支持，包括DDR，DDR2 和SDR SDRAM，以及QDRII SRAM，Altera IP MegaCore功能的加入為它們提供了易用性
每個I / O元素(IOE)三個專用寄存器：一個輸入寄存器，一個輸出寄存器和一個輸出使能寄存器
可編程總線保持功能
可編程輸出驅(qū)動強度功能
從引腳到IOE或邏輯陣列的可編程延遲
I / O組分組，用于唯一的VCCIO和/或VREF組設置
MultiVolt?I / O標準支持1.5、1.8、2.5和3.3接口
熱插拔操作支持
在配置之前和配置期間，I / O引腳上拉狀態(tài)較弱的三態(tài)
可編程漏極開路輸出
系列片上匹配支持
■靈活的時鐘管理電路
分層時鐘網(wǎng)絡，性能高達402.5 MHz
每個設備最多四個PLL提供時鐘乘法和除法，相移，可編程占空比和外部時鐘輸出，從而允許系統(tǒng)級時鐘管理和偏斜控制
全局時鐘網(wǎng)絡中多達16條全局時鐘線，驅(qū)動整個設備
■設備配置
快速的串行配置允許配置時間少于100毫秒
解壓縮功能可減少程序文件的存儲并縮短配置時間
支持多種配置模式：主動串行，被動串行和基于JTAG的配置
支持通過低成本串行配置設備進行配置
設備配置支持多種電壓(3.3、2.5 或1.8 V)
■知識產(chǎn)權(quán)
Altera宏功能和Altera MegaCore功能支持以及Altera宏功能合作伙伴計劃(AMPPSM)宏功能支持，適用于廣泛的嵌入式處理器，片上和片外接口，外圍功能，DSP功能以及通信功能和協(xié)議。訪問www.altera.com上的Altera IPMegaStore，下載IP MegaCore功能。
Nios II嵌入式處理器支持Cyclone II系列為器件提供了快速上電功能，該功能可加快上電復位(POR)時間。支持快速啟動功能的設備在設備訂購代碼中標有“ A”。例如，EP2C5A，EP2C8A，EP2C15A和EP2C20A。EP2C5A 僅適用于汽車速度等級。EP2C8A和EP2C20A 僅適用于工業(yè)速度等級。EP2C15A僅具有快速接通功能，并且可用于商業(yè)級和工業(yè)級。除了支持更快的POR時間以外，Cyclone II“ A”器件在功能和功能上與非A器件相同。
EP2C35F484I8符號
EP2C35F484I8腳印
