�(chǎn)品型� | EP2S15F484C4N |
描述 | IC FPGA 342 I/O 484FBGA |
分類 | 集成電路(IC),嵌入式-FPGA(�(xiàn)場可編程門陣列) |
制造商 | 英特� |
系列 | Stratix?II |
打包 | 托盤 |
零件狀�(tài) | 活� |
電壓-電源 | 1.15V?1.25V |
工作溫度 | 0°C?85°C(TJ) |
包裝/� | 484-BBGA |
供應商設備包� | 484-FBGA(23x23) |
基本零件� | EP2S15 |
EP2S15F484C4N
可編程邏輯類� | �(xiàn)場可編程門陣列 |
符合REACH | � |
符合歐盟RoHS | � |
狀�(tài) | 轉入 |
最大時鐘頻� | 717.0兆赫 |
CLB-Max的組合延� | 5.117 ns |
JESD-30代碼 | S-PBGA-B484 |
JESD-609代碼 | 1� |
總RAM� | 419328 |
CLB�(shù)� | 6240.0 |
輸入�(shù)� | 342.0 |
邏輯單元�(shù) | 15600.0 |
輸出�(shù)� | 334.0 |
端子�(shù) | 484 |
最低工作溫� | 0� |
最高工作溫� | 85� |
組織 | 6240 CLBS |
峰值回流溫�(�) | 260 |
電源 | 1.2,1.5 / 3.3,3.3 |
資格狀�(tài) | 不合� |
座高 | 3.5毫米 |
子類� | �(xiàn)場可編程門陣列 |
電源電壓標稱 | 1.2� |
最小供電電� | 1.15� |
最大電源電� | 1.25� |
安裝類型 | 表面貼裝 |
技� | CMOS |
溫度等級 | 其他 |
終端完成 | 錫銀� |
終端表格 | � |
端子間距 | 1.0毫米 |
終端位置 | 底部 |
時間@峰值回流溫度最大�(�) | 40 |
長度 | 23.0毫米 |
寬度 | 23.0毫米 |
包裝主體材料 | 塑料/�(huán)氧樹� |
包裝代碼 | BGA |
包裝等效代碼 | BGA484,22X22,40 |
包裝形狀 | 廣場 |
包裝形式 | �(wǎng)格陣� |
制造商包裝說明 | 23 X 23 MM�1 MM間距,F(xiàn)BGA-484 |
無鉛狀�(tài)/RoHS狀�(tài) | 無鉛/符合RoHS |
水分敏感性水�(MSL) | 3(168小時) |
15,600�179,400等效LE
新型�(chuàng)新的自適應邏輯模�(ALM)是Stratix II架構的基本構建塊,可最大限度地提高性能和資源使用效�
多達9,383,040 RAM�(1,172,880字節(jié))可用,而不減少邏輯資源
TriMatrixmemory由三個RAM塊大小組�,以實現(xiàn)真正的雙端口存儲器和先進先�(FIFO)緩沖區(qū)
高速DSP模塊提供乘法�(最�450 MHz),乘法累加功能和有限脈沖響應(FIR)濾波器的專用實現(xiàn)�
多達16個全局時鐘,每個設備區(qū)域具�24個時鐘資�
時鐘控制塊支持動�(tài)時鐘�(wǎng)絡啟�/禁用,這允許時鐘網(wǎng)絡掉電以減少用戶模式下的功�
每個設備多�12個PLL(四個增強型PLL和八個快速PLL)可提供擴頻,可編程帶寬,時鐘切換,實時PLL 重配置以及高級乘法和相移
支持多種單端和差分I / O標準
具有DPA電路的高速差分I / O支持,可實現(xiàn)1-Gbps的性能
支持高速網(wǎng)絡和通信總線標準,包括并行RapidIO,SPI-4 2�(POS-PHY 4�),HyperTransport?技術和SFI-4
支持高速外部存儲器,包括DDR和DDR2 SDRAM,RLDRAM II,QDR II SRAM和SDR SDRAM
支持AlteraMegaCore?功能和Altera Megafunction合作伙伴計劃(AMPP SM)宏功能中的多個知識產(chǎn)權宏功能
使用配置比特流加密支持設計安�
支持遠程配置更新
EP2S15F484C4N符號
EP2S15F484C4N腳印