鏅傞枔锛�2025/5/8 17:14:34
闁辫畝锛�21
EP2S60F1020C4G 鏄� Altera 鍏徃锛堢従宸茶 Intel 鏀惰臣锛夋帹鍑虹殑 Stratix II 绯诲垪 FPGA 鑺墖銆傝┎绯诲垪鑺墖閲囩敤 90nm 宸ヨ棟鍒堕��锛屽叿鏈夐珮鎬ц兘銆侀珮瀵嗗害閭忚集鍠厓鍜岃睈瀵岀殑鏁稿瓧淇¤櫉铏曠悊鍔熻兘锛岄仼鐢ㄤ簬寰╅洔绯荤当(t菕ng)瑷▓锛屽閫氫俊鍩虹瑷柦銆佽粛浜嬭埅绌�銆佸伐妤�(y猫)鑷嫊鍖栧拰閱�(y墨)鐧傛垚鍍忕瓑闋樺煙銆�
銆�銆�EP2S60F1020C4G 鎻愪緵浜嗛珮閬� 60K 鐨勯倧杓柈鍏冿紙LE锛�锛屽苟闆嗘垚浜嗗绋祵鍏ュ紡瀛樺劜鍣ㄥ銆丏SP 濉婁互鍙婇珮閫熸敹鐧�(f膩)鍣ㄨ硣婧�銆傚叾灏佽鐐� FBGA锛團ine Pitch Ball Grid Array锛�锛屽紩鑵虫暩鐐� 1020锛岄�熷害绛夌礆鐐� C4锛屽伐浣滄韩搴﹁寖鍦嶉�氬父鐐哄伐妤�(y猫)绱氭垨鍟嗘キ(y猫)绱�銆�
鍨嬭櫉锛欵P2S60F1020C4G
銆�銆�宸ヨ棟鍒剁▼锛�90nm
銆�銆�閭忚集鍠厓鏁搁噺锛�60K LEs
銆�銆�鍏ч儴RAM瀹归噺锛�378Kb
銆�銆�DSP濉婃暩閲忥細115
銆�銆�鏈�澶х敤鎴禝/O锛�504
銆�銆�閰嶇疆妯″紡锛欰S/涓诲嫊涓茶, JTAG, PASV/琚嫊骞惰
銆�銆�灏佽椤炲瀷锛欶BGA
銆�銆�寮曡叧鏁革細1020
銆�銆�閫熷害绛夌礆锛欳4
EP2S60F1020C4G 鎿佹湁寮峰ぇ鐨勯倧杓�ц兘鍜岄珮搴﹂泦鎴愮殑纭欢璩囨簮锛�
銆�銆�1. 楂橀仈 60K 鐨勯倧杓柈鍏冭兘澶犳敮鎸佸京闆滅殑鏁稿瓧闆昏矾瑷▓銆�
銆�銆�2. 鍏х疆 DSP 妯″浣垮畠闈炲父閬╁悎鐢ㄤ簬闇�瑕佸ぇ閲忔暩瀛搁亱绠楃殑鎳夌敤鍫存櫙锛屼緥濡傛烤娉㈠櫒銆丗FT 鍜岀煩闄ｉ亱绠楃瓑銆�
銆�銆�3. Stratix II 绯诲垪 FPGA 鎻愪緵浜嗗彲绶ㄧ▼鐨勯珮閫熸敹鐧�(f膩)鍣�锛屾暩鎿氬偝杓搁�熺巼鏈�楂樺彲閬� 6.375 Gbps銆�
銆�銆�4. 鏀寔澶氱ó閰嶇疆鏂瑰紡锛屽寘鎷� AS銆丣TAG 鍜岃鍕曞苟琛屾ā寮忥紝婊胯冻涓嶅悓闁嬬櫦(f膩)鐠�(hu谩n)澧冪殑闇�姹�銆�
銆�銆�5. 浣庡姛鑰楀劒(y艒u)鍖栨妧琛撲娇寰楀叾鍦ㄤ繚璀夋�ц兘鐨勫悓鏅傞檷浣庝簡鑳借��銆�
銆�銆�6. 鍙潬鎬ч珮锛岄仼鍚堥暦鏅傞枔閬嬭鐨勪换鍕欓棞閸靛瀷鎳夌敤銆�
EP2S60F1020C4G 寤ｆ硾鎳夌敤浜庝互涓嬮牁鍩燂細
銆�銆�1. 閫氫俊瑷倷锛屼緥濡傝矾鐢卞櫒銆佷氦鎻涙鍜屽熀绔欎腑鐨勪俊铏熻檿鐞嗛儴鍒�銆�
銆�銆�2. 楂橀�熸暩鎿氶噰闆嗚垏鍒嗘瀽绯荤当(t菕ng)銆�
銆�銆�3. 鍦栧儚铏曠悊鍙婅▓绠楁瑕栬鐩搁棞鐢㈠搧銆�
銆�銆�4. 宸ユキ(y猫)鎺у埗鍜岃嚜鍕曞寲瑙ｆ焙鏂规銆�
銆�銆�5. 閱�(y墨)鐧傝ō鍌欎腑鐨勫鏅傛暩鎿氳檿鐞嗘ā濉�銆�
銆�銆�6. 鑸┖鑸ぉ鍜屽湅闃查牁鍩熺殑鏁告摎閺堣矾鍔犲瘑瑙ｅ瘑瑁濈疆銆�
EP2S60F1020I4, EP2S60F1020C6
