時間：2023/8/1 11:20:53
閱讀：505
產(chǎn)品型號 | EP2SGX90FF1508C4N |
描述 | 集成電路FPGA 650 I/O 1508FBGA |
分類 | 集成電路(IC)，嵌入式-FPGA(現(xiàn)場可編程門陣列) |
制造商 | 英特爾 |
系列 | Stratix?II GX |
打包 | 托盤 |
零件狀態(tài) | 活性 |
電壓-電源 | 1.15V?1.25V |
工作溫度 | 0°C?85°C(TJ) |
包裝/箱 | 1508-BBGA，F(xiàn)CBGA |
供應(yīng)商設(shè)備包裝 | 1508-FBGA(30x30) |
基本零件號 | EP2SGX90 |
EP2SGX90FF1508C4N
可編程邏輯類型 | 現(xiàn)場可編程門陣列 |
符合REACH | 是 |
符合歐盟RoHS | 是 |
狀態(tài) | 轉(zhuǎn)移 |
最大時鐘頻率 | 717.0兆赫 |
CLB-Max的組合延遲 | 5.117 ns |
JESD-30代碼 | S-PBGA-B1508 |
JESD-609代碼 | 1號 |
總RAM位 | 4520448 |
CLB數(shù)量 | 90960.0 |
輸入數(shù)量 | 650.0 |
邏輯單元數(shù) | 90960.0 |
輸出數(shù)量 | 650.0 |
端子數(shù) | 1508 |
最低工作溫度 | 0℃ |
最高工作溫度 | 85℃ |
組織 | 90960 CLBS |
峰值回流溫度(℃) | 245 |
電源 | 1.2,1.2 / 3.3,3.3 |
資格狀態(tài) | 不合格 |
座高 | 3.5毫米 |
子類別 | 現(xiàn)場可編程門陣列 |
電源電壓標(biāo)稱 | 1.2伏 |
最小供電電壓 | 1.15伏 |
最大電源電壓 | 1.25伏 |
安裝類型 | 表面貼裝 |
技術(shù) | CMOS |
溫度等級 | 其他 |
終端完成 | 錫/銀/銅(Sn / Ag / Cu) |
終端表格 | 球 |
端子間距 | 1.0毫米 |
終端位置 | 底部 |
時間@峰值回流溫度最大值(秒) | 40 |
長度 | 40.0毫米 |
寬度 | 40.0毫米 |
包裝主體材料 | 塑料/環(huán)氧樹脂 |
包裝代碼 | BGA |
包裝等效代碼 | BGA1508,39X39,40 |
包裝形狀 | 廣場 |
包裝形式 | 網(wǎng)格陣列 |
制造商包裝說明 | 40 X 40 MM，1 MM間距，無鉛，MS-034AAU-1，F(xiàn)BGA-1508 |
無鉛狀態(tài)/RoHS狀態(tài) | 無鉛/符合RoHS |
水分敏感性水平(MSL) | 3(168小時) |
●由三個RAM塊大小組成的TriMatrix存儲器，用于實現(xiàn)真正的雙端口存儲器和先進(jìn)先出(FIFO)緩沖區(qū)，具有性能高達(dá)550 MHz
●最多16個全局時鐘網(wǎng)絡(luò)，每個設(shè)備區(qū)域最多32個區(qū)域時鐘網(wǎng)絡(luò)
●高速DSP模塊提供乘法器(最高450 MHz)，乘法累加功能和有限的專用實現(xiàn)。脈沖響應(yīng)(FIR)濾波器
●每個設(shè)備最多四個增強的PLL提供擴頻，可編程帶寬，時鐘切換，實時PLL 重配置，和高級乘法和相移
●支持多種單端和差分I / O 標(biāo)準(zhǔn)
●多達(dá)71個通道上的高速源同步差分I / O支持
●支持源同步總線標(biāo)準(zhǔn)，包括SPI-4 階段2 (POS-PHY級別4)，SFI-4.1，XSBI，UTOPIA IV，NPSI 和CSIX-L1
●支持高速外部存儲器，包括四倍數(shù)據(jù)速率(QDR和QDRII)SRAM，雙倍數(shù)據(jù)速率(DDR和DDR2)SDRAM，以及單數(shù)據(jù)率(SDR)SDRAM
●支持來自Altera?MegaCore?功能和Altera Megafunction合作伙伴計劃的多個知識產(chǎn)權(quán)宏功能，(AMPPSM)宏功能
●使用配置比特流加密支持設(shè)計安全性
●支持遠(yuǎn)程配置更新
■收發(fā)器模塊功能：
●具有時鐘數(shù)據(jù)恢復(fù)(CDR)的高速串行收發(fā)器通道可提供每秒600兆位(Mbps)到6.375 Gbps 全雙工的速度每個通道的收發(fā)器操作
●具有4、8、12、16或20個高速串行收發(fā)器通道的設(shè)備，可提供高達(dá)255 Gbps的串行帶寬(全雙工)
●動態(tài)可編程的電壓輸出差分(VOD)和預(yù)加重設(shè)置，可改善信號完整性
●支持基于CDR的串行協(xié)議，包括PCI Express，千兆以太網(wǎng)，SDI，Altera的SerialLite II，XAUI，CEI-6G，CPRI，串行RapidIO，SONET / SDH
●動態(tài)重新配置收發(fā)器通道，以在多種協(xié)議和數(shù)據(jù)速率之間切換
●獨立的發(fā)射器和接收器通道掉電功能，以減少非操作期間的功耗
●接收器的自適應(yīng)均衡(AEQ)功能，以補償不斷變化的鏈路特性
●可選的片上端接電阻(100、120或150Ω)，用于改善各種傳輸介質(zhì)上的信號完整性
●可編程的收發(fā)器到FPGA接口，支持8位，10位，16位，20位，32位和40位寬的數(shù)據(jù)傳輸
●600 和6.335 Gbps的1.2V和1.5V偽電流模式邏輯(PCML)(交流耦合)
●信號丟失的接收器指示燈(僅在PIPE 模式下可用)
●內(nèi)置自測(BIST)
●熱插拔，無需使用外部設(shè)備即可支持熱插拔或熱插拔以及電源排序
●速率匹配器，字節(jié)重排序，位重排序，模式檢測器和字對齊器支持可編程模式
●符合PIPE，XAUI和GIGE的專用電路
●內(nèi)置字節(jié)排序，以便幀或數(shù)據(jù)包始終在已知的字節(jié)通道中開始
●每個收發(fā)器模塊具有兩個PLL輸入的發(fā)射機，具有獨立的時鐘分頻器，以在其每個 時鐘模塊上提供不同的時鐘速率發(fā)射器
●8B / 10B編碼器和解碼器執(zhí)行8位至10位編碼和10位至8位解碼
●相位補償FIFO緩沖區(qū)在收發(fā)器模塊和邏輯陣列之間執(zhí)行時鐘域轉(zhuǎn)換
●接收器FIFO將接收到的數(shù)據(jù)與本地參考時鐘重新同步
●符合XAUI的通道對齊器
EP2SGX90FF1508C4N符號
EP2SGX90FF1508C4N腳印
