�(chǎn)品型� | EP4SE360F35C4N |
描述 | 集成電路FPGA 744 I/O 1152FBGA |
分類 | 集成電路(IC),嵌入式-FPGA(�(xiàn)場可編程門陣列) |
制造商 | 英特� |
系列 | STRATIX?IV E |
打包 | 托盤 |
零件狀�(tài) | 活� |
電壓-電源 | 0.87V?0.93V |
工作溫度 | 0°C?85°C(TJ) |
包裝/� | 1152-BBGA,F(xiàn)CBGA |
供應(yīng)商設(shè)備包� | 1152-FBGA(35x35) |
基本零件� | EP4SE360 |
EP4SE360F35C4N
可編程邏輯類� | �(xiàn)場可編程門陣列 |
符合歐盟RoHS | � |
狀�(tài) | �(zhuǎn)� |
最大時鐘頻� | 717.0兆赫 |
JESD-30代碼 | S-PBGA-B1152 |
JESD-609代碼 | 1� |
總RAM� | 23105536 |
CLB�(shù)� | 141440.0 |
輸入�(shù)� | 744.0 |
邏輯單元�(shù) | 353600.0 |
輸出�(shù)� | 744.0 |
端子�(shù) | 1152 |
最低工作溫� | 0� |
最高工作溫� | 85� |
峰值回流溫�(�) | 245 |
電源 | 0.9,1.2 / 3,1.5,2.5 |
資格狀�(tài) | 不合� |
座高 | 3.6毫米 |
子類� | �(xiàn)場可編程門陣列 |
電源電壓標稱 | 0.9� |
最小供電電� | 0.87� |
最大電源電� | 0.93� |
安裝類型 | 表面貼裝 |
技�(shù) | CMOS |
溫度等級 | 其他 |
終端完成 | �/銀/�(Sn / Ag / Cu) |
終端表格 | � |
端子間距 | 1.0毫米 |
終端位置 | 底部 |
時間@峰值回流溫度最大�(�) | 40 |
長度 | 35.0毫米 |
寬度 | 35.0毫米 |
包裝主體材料 | 塑料/�(huán)氧樹� |
包裝代碼 | BGA |
包裝等效代碼 | BGA1152,34X34,40 |
包裝形狀 | 廣場 |
包裝形式 | �(wǎng)格陣� |
制造商包裝說明 | FBGA-1152 |
無鉛狀�(tài)/RoHS狀�(tài) | 無鉛/符合RoHS |
水分敏感性水�(MSL) | 3(168小時) |
支持遠程配置更新
15,600�179,400等效LE
支持多種單端和差分I / O標準
使用配置比特流加密支持設(shè)計安�
多達16個全局時鐘,每個設(shè)備區(qū)域具�24個時鐘資�
具有DPA電路的高速差分I / O支持,可實現(xiàn)1-Gbps的性能
多達9,383,040 RAM�(1,172,880字節(jié))可用,而不減少邏輯資源
新型�(chuàng)新的自適�(yīng)邏輯模塊(ALM)是Stratix II架構(gòu)的基本構(gòu)建塊,可最大限度地提高性能和資源使用效�
TriMatrixmemory由三個RAM塊大小組�,以實現(xiàn)真正的雙端口存儲器和先進先�(FIFO)緩沖區(qū)
高速DSP模塊提供乘法�(最�450 MHz),乘法累加功能和有限脈沖響應(yīng)(FIR)濾波器的專用實現(xiàn)
時鐘控制塊支持動�(tài)時鐘�(wǎng)�(luò)啟用/禁用,這允許時鐘網(wǎng)�(luò)掉電以減少用戶模式下的功�
每個設(shè)備多�12個PLL(四個增強型PLL和八個快速PLL)可提供擴�,可編程帶寬,時鐘切換,實時PLL 重配置以及高級乘法和相移
支持高速網(wǎng)�(luò)和通信總線標準,包括并行RapidIO,SPI-4 2�(POS-PHY 4�),HyperTransport?技�(shù)和SFI-4
支持高速外部存儲器,包括DDR和DDR2 SDRAM,RLDRAM II,QDR II SRAM和SDR SDRAM
支持AlteraMegaCore? 功能和Altera Megafunction Partners Program(AMPPSM)宏功能中的多個知識產(chǎn)�(quán)宏功�
EP4SE360F35C4N符號
EP4SE360F35C4N腳印