TTMS320VC5501定點�(shù)字信號處理器 (DSP) 基于TMS320C55x DSP CPU處理器內核。Texas Instruments TMS320C55x DSP架構增加并聯(lián)能力,注重降低功率耗散,從而提高性能,降低功�。CPU支持內部總線結構,此結構包含一條程序總�、三條數(shù)�(jù)讀取總�、兩條數(shù)�(jù)寫入總線以及專門用于外設和DMA操作的附加總�。這些總線可實�(xiàn)在一個單周期內執(zhí)行高達三次數(shù)�(jù)讀取和兩次�(shù)�(jù)寫入的功�。并�(lián)�,DMA控制器每個周期可以執(zhí)行高達兩次數(shù)�(jù)傳輸,不受CPU運行的影��
TMS320C55x CPU提供兩個乘法累� (MAC) 單元,每個單元都能夠在一個周期內實現(xiàn)17� x 17位乘�。一個中�40位算法和邏輯單元 (ALU) 由一個附�16位ALU提供支持。ALU的使用由指令集控�,能夠優(yōu)化并�(lián)活動和功耗。這些資源在TMS320C55x CPU的地址單元 (AU) 和數(shù)�(jù)單元 (DU) 中進行管理。TMS320C55x DSP支持可變字節(jié)寬度指令�,可提高代碼密度。該指令單元 (IU) �(zhí)行內部或外部存儲器中�32位程序取指令并且進行針對程序單元 (PU) 的指令排隊。該程序單元對指令進行解碼,將任務指向地址單元 (AU) 和數(shù)�(jù)單元 (DU) 資源,并管理受到完全保護的管線。跳轉預測功能避免了條件指令�(zhí)行時的管線沖��
TMS320C5501外設集包括一個外部存儲器接口 (EMIF),可無縫訪問EPROM和SRAM等異步存儲器以及同步DRAM等高速高密度存儲�。其他外設包括UART、看門狗定時器和I-Cache。兩個全雙工多通道緩沖串聯(lián)端口 (McBSP) 為各種行�(yè)標準串聯(lián)設備提供無縫接口,與多達128個單獨啟用的通道進行多通道通信。主機端口接� (HPI) 是一�8位并�(lián)接口,用于讓主機處理器能夠訪�5501�16K字內部存儲器。HPI在多路復用模式下運行,為各種主機處理器提供無縫接口。DMA控制器在沒有CPU干預的情況下為六個獨立通道上下文提供數(shù)�(jù)移動。另外還包括兩個通用定時器、八個專用通用I/O (GPIO) 引腳和一個模擬鎖相環(huán) (APLL) 時鐘生成�
高性能、低功�、定點TMS320C55?�(shù)字信號處理器 (DSP)
3.33ns指令周期時間�300MHz時鐘速率�
16KB指令緩存 (I-Cache)
每個周期執(zhí)行一�/兩條指令
雙乘法器[高達每秒6億次乘加運算 (MMACS)]
兩個算�/邏輯單元 (ALU)
一條程序總�、三條內部數(shù)�(jù)/操作�(shù)讀取總線和兩條內部�(shù)�(jù)/操作�(shù)寫入總線
指令緩存 (16KB)
16K × 16位片上RAM,由四塊4K × 16位雙存取RAM (DARAM) (32KB) 組成
16K × 16位一次等待狀�(tài)片上ROM (32KB)
8M × 16位最大可尋址外部存儲器空�
32位外部并�(lián)總線存儲�,支持外部存儲器接口 (EMIF),具有通用輸入/輸出 (GPIO) 功能和無縫接�
異步靜態(tài)RAM (SRAM)
異步EPROM
同步DRAM (SDRAM)
同步突發(fā)RAM (SBRAM)
仿真/調試跟蹤功能可保存最�16個程序計�(shù)� (PC) 中斷和最�32個PC�
可編程低功耗控制六個器件功能域
6通道直接內存訪問 (DMA) 控制�
兩個多通道緩沖式串�(lián)端口(McBSP�
可編程模擬鎖相環(huán) (APLL) 時鐘�(fā)生器
通用I/O (GPIO) 引腳和專用輸出引� (XF)
8位并�(lián)主機端口接口 (HPI)
4個計時器
兩�64位通用定時�
64位可編程看門狗定時器
64位DSP/BIOS?計數(shù)�
內部集成電路 (I2C) 接口
通用異步接收�/�(fā)射器 (UART)
基于片上掃描的仿真邏�
IEEE Std 1149.1 (JTAG) 邊界掃描邏輯