鏅傞枔锛�2025/5/10 17:52:23
闁辫畝锛�25
XC2S15-5VQG100I 鏄� Xilinx 鍏徃 Spartan-II 绯诲垪 FPGA 鐨勪竴鍊嬪叿楂斿瀷铏�銆傝┎鍣ㄤ欢閲囩敤鍏堥�茬殑 SRAM 宸ヨ棟鍒堕��锛屽叿鏈夐珮瀵嗗害閭忚集鍠厓鍜岃睈瀵岀殑宓屽叆寮忓姛鑳芥ā濉�锛岄仼鐢ㄤ簬澶氱ó鏁�(sh霉)瀛椾俊铏熻檿鐞嗗拰鎺у埗鎳夌敤銆�
銆�銆�閫欐 FPGA 鎻愪緵浜嗛潏娲荤殑鍙法绋嬮倧杓硣婧愶紝鐢ㄦ埗鍙互閫氶亷纭欢鎻忚堪瑾炶█锛堝 VHDL 鎴� Verilog锛夊皪鍏堕�茶閰嶇疆锛屼互瀵︾従(xi脿n)瀹氬埗鍖栫殑鏁�(sh霉)瀛楅浕璺ō瑷�銆傛澶�锛屽畠閭勬敮鎸佸绋閮ㄦ帴鍙ｆ婧�锛屼究浜庤垏鍏朵粬瑷倷闆嗘垚銆�
鍨嬭櫉锛歑C2S15-5VQG100I
銆�銆�鍝佺墝锛歑ilinx
銆�銆�绯诲垪锛歋partan-II
銆�銆�灏佽椤炲瀷锛歏QG100
銆�銆�閭忚集鍠厓鏁�(sh霉)閲忥細15,360
銆�銆�閰嶇疆瀛樺劜鍣細48Kbits
銆�銆�鍏ч儴RAM锛�96Kbits
銆�銆�I/O寮曡叧鏁�(sh霉)锛�76
銆�銆�宸ヤ綔闆诲锛�1.8V 鏍稿績闆诲锛�3.3V I/O 闆诲
銆�銆�鏈�澶у伐浣滈牷鐜囷細250 MHz
銆�銆�婧害鑼冨湇锛�-40掳C 鑷� +85掳C
銆�銆�灏佽灏哄锛�14x14mm
XC2S15-5VQG100I 鎿佹湁浠ヤ笅涓昏鐗规�э細
銆�銆�1. 楂樻�ц兘鑸囦綆鍔熻�楃祼鍚堬細鍩轰簬鎴愮啛鐨� SRAM 宸ヨ棟锛岃兘澶犲湪淇濊瓑楂樻�ц兘鐨勫悓鏅傞檷浣庡姛鑰�銆�
銆�銆�2. 鍙法绋� IO锛氭敮鎸佸绋浕澹撴婧栵紙1.2V銆�1.5V銆�1.8V銆�2.5V 鍜� 3.3V锛夛紝鏂逛究閫ｆ帴涓嶅悓鐨勫鍦嶈ō鍌�銆�
銆�銆�3. 鍏х疆 DSP 鏀寔锛氭彁渚涘皥鐢ㄧ殑涔樻硶鍣ㄥ拰绱姞鍣�锛岄仼鍚堥�茶鏁�(sh霉)瀛椾俊铏熻檿鐞嗕换鍕欍��
銆�銆�4. 宓屽叆寮忓 RAM锛氭搧鏈夐珮閬� 96Kbits 鐨勫垎甯冨紡 RAM 鍜屽 RAM锛屽彲鐢ㄤ簬瀵︾従(xi脿n) FIFO銆佺珐瀛樼瓑鍔熻兘銆�
銆�銆�5. 澶氱ó鏅傞悩绠＄悊閬搁爡锛氬寘鎷叏灞�鏅傞悩绶╂矕鍣ㄥ拰鍗�(q奴)鍩熸檪閻樼珐娌栧櫒锛岀⒑淇濇檪閻樹俊铏熺殑绌�(w臎n)瀹氭�у拰鍙潬鎬�銆�
銆�銆�6. 蹇�熷師鍨嬮枊鐧�(f膩)鏀寔锛歑ilinx 鎻愪緵浜嗗挤澶х殑闁嬬櫦(f膩)宸ュ叿閺堬紙ISE Design Suite锛�锛屽公鍔╁伐绋嬪斧蹇�熷畬鎴愯ō瑷堛�佷豢鐪熷拰椹楄瓑娴佺▼銆�
XC2S15-5VQG100I 寤ｆ硾鎳夌敤浜庡鍊嬮牁鍩燂細
銆�銆�1. 鏁�(sh霉)瀛椾俊铏熻檿鐞嗭細渚嬪闊抽牷銆佽闋荤法瑙ｇ⒓鍣ㄥ拰婵炬尝鍣ㄨō瑷堛��
銆�銆�2. 宸ユキ(y猫)鑷嫊鍖栵細鐢ㄤ簬瀵︽檪鎺у埗鍜屾暩(sh霉)鎿�(j霉)閲囬泦绯荤当(t菕ng)銆�
銆�銆�3. 閫氫俊瑷倷锛氬鍩哄付铏曠悊鍣�銆佸崝(xi茅)璀拌綁鎻涘櫒绛夈��
銆�銆�4. 閱�(y墨)鐧傚剙鍣細濡傝秴鑱叉尝鎴愬儚瑷倷涓殑淇¤櫉铏曠悊閮ㄥ垎銆�
銆�銆�5. 娑堣不椤為浕瀛愮敘(ch菐n)鍝侊細鍖呮嫭鏁�(sh霉)纰肩浉姗�銆佹父鎴叉绛夐渶瑕佸京闆滅畻娉曡檿鐞嗙殑鐢�(ch菐n)鍝併��
銆�銆�6. 鏁欒偛鑸囩鐮旓細鐐洪珮鏍″拰鐮旂┒姗熸鎻愪緵浜嗙稉(j墨ng)婵熼珮鏁堢殑瀵﹂骞宠嚭銆�
XC2S15-6TQG100C
銆�銆�XC2S15-6VQG100C
銆�銆�XC2S15-6BG256C
