業(yè)界首個平臺FPGA解決方案

    IP沉浸式架構(gòu)

    密度從40K到8M系統(tǒng)門

    420 MHz內(nèi)部時鐘速度(高級數(shù)據(jù))

    840+ Mb / s I / O(高級數(shù)據(jù))

    SelectRAM內(nèi)存層次結(jié)構(gòu)

    在18 Kbit塊SelectRAM資源中的3 Mb雙端口RAM

    高達1.5 Mb的分布式SelectRAM資源

    外部存儲器的高性能接口

    DRAM接口·SDR / DDR SDRAM·網(wǎng)絡(luò)FCRAM·減少延遲DRAM

    SRAM接口·SDR / DDR SRAM·QDRSRAM

    CAM接口

    算術(shù)函數(shù)

    專用的18位x 18位乘法器模塊

    快速前瞻承載邏輯鏈

    靈活的邏輯資源

    具有時鐘使能功能的高達93,184個內(nèi)部寄存器/鎖存器

    高達93,184個查找表(LUT)或可級聯(lián)的16位移位寄存器

    寬多路復(fù)用器和寬輸入功能支持

    橫向級聯(lián)鏈和產(chǎn)品總和支持

    內(nèi)部三態(tài)匯流

    高性能時鐘管理電路

    最多12個DCM(數(shù)字時鐘管理器)模塊·精確的時鐘校正·靈活的頻率合成·高分辨率相移

    16個全局時鐘多路復(fù)用緩沖器

    有源互連技術(shù)

    第四代分段路由結(jié)構(gòu)

    可預(yù)測的快速路由延遲，獨立于扇出

    SelectIO - 超級技術(shù)

    最多1,108個用戶I / O.

    19個單端和6個差分標準

    每個I / O可編程灌電流(2 mA至24 mA)

    數(shù)字控制阻抗(DCI)I / O：用于單端I / O標準的片內(nèi)匹配電阻

    兼容PCI-X(133 MHz和66 MHz)，3.3V

    符合PCI標準(66 MHz和33 MHz)，3.3V

    符合CardBus標準(33 MHz)，3.3V

    差分信號·具有電流模式驅(qū)動器的840 Mb / s低壓差分信號I / O(LVDS)·總線LVDS I / O·帶有電流驅(qū)動緩沖器的閃電數(shù)據(jù)傳輸(LDT)I / O·低壓正發(fā)射極耦合邏輯(LVPECL)I / O·內(nèi)置DDR輸入和輸出寄存器

    專有的高性能SelectLink技術(shù)·高帶寬數(shù)據(jù)路徑·雙倍數(shù)據(jù)速率(DDR)鏈接·基于Web的HDL生成方法

    由Xilinx Foundation和Alliance Series開發(fā)系統(tǒng)提供支持

    集成的VHDL和Verilog設(shè)計流程

    10M系統(tǒng)門設(shè)計的匯編

    互聯(lián)網(wǎng)團隊設(shè)計(ITD)工具

    基于SRAM的系統(tǒng)內(nèi)配置

    快速SelectMAP配置

    三重數(shù)據(jù)加密標準(DES)安全選項(比特流加密)

    IEEE 1532支持

    部分重新配置

    無限的可重編程性

    回讀功能

    采用0.12μm高速晶體管的0.15μm8層金屬工藝

    1.5V(VCCINT)內(nèi)核電源，專用3.3V VCCAUX輔助和VCCO I / O電源

    IEEE 1149.1兼容的邊界掃描邏輯支持

    采用三種標準精細間距(0.80 mm，1.00 mm和1.27 mm)的倒裝芯片和引線鍵合球柵陣列(BGA)封裝

    100%工廠測試