鏅傞枔锛�2025/5/20 19:57:05
闁辫畝锛�19
XC4VLX15-11SFG363C 鏄� Xilinx 鍏徃鎺ㄥ嚭鐨� Virtex-4 绯诲垪 FPGA 鑺墖涓殑涓�鍊嬪瀷铏熴�傝┎绯诲垪鑺墖鍩轰簬鍏堥�茬殑 90nm 宸ヨ棟鎶�琛�(sh霉)锛屽叿鏈夐珮鎬ц兘銆侀珮瀵嗗害閭忚集璩囨簮鍜岃睈瀵岀殑宓屽叆寮忓姛鑳芥ā濉娿��
銆�銆�Virtex-4 绯诲垪涓昏鍒嗙偤 LX锛堥倧杓劒(y艒u)鍖栵級銆丗X锛堝祵鍏ュ紡铏曠悊鍎�(y艒u)鍖栵級鍜� SX锛圖SP 鍎�(y艒u)鍖栵級涓夊�嬪瓙绯诲垪銆俋C4VLX15 灞簬 LX 瀛愮郴鍒�锛岄仼鐢ㄤ簬閫氱敤閭忚集瑷▓浠诲嫏锛屽閫氫俊銆佷俊铏熻檿鐞嗗拰鍦栧儚铏曠悊绛夐牁鍩熴�傛鍨嬭櫉鐨勫皝瑁濆舰寮忕偤 SFG363锛岄�熷害绛夌礆鐐� -11銆�
鍣ㄤ欢绯诲垪锛歏irtex-4 LX
銆�銆�閭忚集鍠厓鏁�(sh霉)锛�15,260
銆�銆�鏌ユ壘琛紙LUTs锛夛細76,300
銆�銆�瑙哥櫦(f膩)鍣細82,600
銆�銆�濉� RAM锛圞bits锛夛細1,920
銆�銆�DSP Slice 鏁�(sh霉)閲忥細0
銆�銆�I/O 鏁�(sh霉)閲忥細304
銆�銆�閰嶇疆妯″紡锛歋electMAP銆丮aster SPI銆丼lave SPI銆丅oundary Scan
銆�銆�宸ヤ綔婧害鑼冨湇锛氬晢妤�(y猫)绱氾紙0掳C 鑷� 85掳C锛�
銆�銆�渚涢浕闆诲锛氭牳蹇冮浕澹� 1.2V锛岃紨鍔╅浕澹� 2.5V/3.3V
銆�銆�灏佽椤炲瀷锛歋FG363
銆�銆�閫熷害绛夌礆锛�-11
XC4VLX15-11SFG363C 鎻愪緵浜嗚睈瀵岀殑閭忚集璩囨簮鍜屽祵鍏ュ紡鍔熻兘妯″锛屽寘鎷垎甯冨紡 RAM銆佸 RAM 鍜岀‖鏍告ā濉婏紙濡� PCIe銆丟igabit Transceivers 绛夛級銆傚叾涓昏鐗归粸濡備笅锛�
銆�銆�1. 楂樻�ц兘閭忚集绲�(ji茅)妲�(g貌u)锛氬熀浜� 6 杓稿叆 LUT 鐨勬灦妲�(g貌u)椤憲鎻愬崌浜嗛倧杓瘑搴﹀拰鎬ц兘銆�
銆�銆�2. 濉� RAM 璩囨簮锛�1,920 Kbits 鐨勫 RAM 鍙敤浜庡鐝�(xi脿n) FIFO銆佺珐瀛樻垨鍏朵粬瀛樺劜鍔熻兘銆�
銆�銆�3. 澶氱ó I/O 妯欐簴鏀寔锛氭敮鎸佸绋婧栫殑 I/O 鎺ュ彛锛屼緥濡� LVCMOS銆丩VDS 鍜� SSTL 绛�锛岄仼鎳変笉鍚岀殑鎳夌敤鍫存櫙銆�
銆�銆�4. 蹇�熼厤缃細鏀寔澶氱ó閰嶇疆妯″紡锛岃兘澶犲揩閫熷姞杓夌敤鎴惰ō瑷�銆�
銆�銆�5. 鍔熻�楃鐞嗭細閫氶亷鍕曟厠(t脿i)闆绘簮绠＄悊鍜屾檪閻橀杸鎺ф妧琛�(sh霉)闄嶄綆鏁撮珨鍔熻��銆�
銆�銆�6. 鍟嗘キ(y猫)绱氭韩搴﹁寖鍦嶏細閬╁悎灏嶇挵(hu谩n)澧冭姹備笉妤电鐨勬噳鐢ㄥ牬鏅�銆�
XC4VLX15-11SFG363C 寤ｆ硾鎳夌敤浜庝互涓嬮牁鍩燂細
銆�銆�1. 鏁�(sh霉)鎿�(j霉)閫氫俊锛氬彲鐢ㄤ簬缍�(w菐ng)绲′氦鎻涙銆佽矾鐢卞櫒绛夎ō鍌欎腑瀵︾従(xi脿n)鏁�(sh霉)鎿�(j霉)鍖呰檿鐞嗗姛鑳姐��
銆�銆�2. 鍦栧儚铏曠悊锛氬埄鐢� FPGA 鐨勫苟琛岃▓绠楄兘鍔�锛屽彲浠ュ姞閫熷湒鍍忚檿鐞嗙畻娉曠殑鍩�(zh铆)琛�銆�
銆�銆�3. 娓│娓噺锛氬湪鑷嫊鍖栨脯瑭﹁ō鍌欎腑鐢ㄤ綔淇¤櫉鐢熸垚鎴栭噰闆嗙殑鏍稿績鎺у埗鍠厓銆�
銆�銆�4. 宸ユキ(y猫)鎺у埗锛氬鐝�(xi脿n)瀵︽檪鏁�(sh霉)鎿�(j霉)閲囬泦銆佽檿鐞嗚垏鍙嶉鎺у埗銆�
銆�銆�5. 閱�(y墨)鐧傝ō鍌欙細濡傝秴鑱叉尝鎴愬儚绯荤当(t菕ng)涓�茶淇¤櫉闋愯檿鐞嗗拰鍚庤檿鐞�銆�
銆�銆�6. 娑堣不闆诲瓙锛氬彲浣滅偤宓屽叆寮忔帶鍒跺櫒鎴栧崝(xi茅)铏曠悊鍣ㄤ娇鐢�銆�
XC4VLX15-10SFG363C
銆�銆�XC4VLX15-12SFG363C
銆�銆�XC4VLX15-13SFG363C
