產(chǎn)品型號(hào) XC5VLX110T-1FFG1136I描述IC FPGA 640 I/O 1136FCBGA分類集成電路(IC)，嵌入式FPGA(現(xiàn)場(chǎng)可編程門陣列)生產(chǎn)廠家Xilinx公司系列Virtex?-5 LXT部分狀態(tài)活性電壓-電源0.95V~1.05V工作溫度-40°C~100°C(TJ)包/箱1136-BBGA，F(xiàn)CBGA供應(yīng)商設(shè)備包 1136-FCBGA(35x35)基礎(chǔ)部件號(hào)XC5VLX110T

    五個(gè)平臺(tái)LX，LXT，SXT，TXT和FXT

    Virtex-5 LX：高性能通用邏輯應(yīng)用

    Virtex-5 LXT：具有高級(jí)串行連接的高性能邏輯

    Virtex-5 SXT：具有高級(jí)串行連接的高性能信號(hào)處理應(yīng)用

    Virtex-5 TXT：具有雙密度高級(jí)串行連接的高性能系統(tǒng)

    Virtex-5 FXT：具有高級(jí)串行連接的高性能嵌入式系統(tǒng)

    跨平臺(tái)兼容性

    LXT，SXT和FXT器件采用可調(diào)電壓調(diào)節(jié)器，在同一封裝中兼容

    最先進(jìn)，高性能，最佳利用率的FPGA架構(gòu)

    真正的6輸入查找表(LUT)技術(shù)

    雙5-LUT選項(xiàng)

    改進(jìn)的減少跳躍路由

    64位分布式RAM選項(xiàng)

    SRL32 / Dual SRL16選項(xiàng)

    強(qiáng)大的時(shí)鐘管理磁貼(CMT)時(shí)鐘

    數(shù)字時(shí)鐘管理器(DCM)阻止零延遲緩沖，頻率合成和時(shí)鐘相移

    PLL模塊用于輸入抖動(dòng)濾波，零延遲緩沖，頻率合成和相位匹配時(shí)鐘分頻

    36-Kbit Block RAM / FIFO

    真正的雙端口RAM模塊

    增強(qiáng)的可選可編程FIFO邏輯

    可編程的

    真正的雙端口寬度可達(dá)x36

    簡(jiǎn)單的雙端口寬度可達(dá)x72

    內(nèi)置可選的糾錯(cuò)電路

    可選擇將每個(gè)塊編程為兩個(gè)獨(dú)立的18-Kbit塊

    高性能并行SelectIO技術(shù)

    1.2至3.3VI / O操作

    使用ChipSync?技術(shù)進(jìn)行源同步接口

    數(shù)字控制阻抗(DCI)有源終端

    靈活的細(xì)粒度I / O銀行業(yè)務(wù)

    高速內(nèi)存接口支持

    先進(jìn)的DSP48E切片

    25 x 18，二進(jìn)制補(bǔ)碼，乘法

    可選的加法器，減法器和累加器

    可選的流水線

    可選的按位邏輯功能

    專用級(jí)聯(lián)連接

    靈活的配置選項(xiàng)

    SPI和并行FLASH接口

    具有專用回退重配置邏輯的多比特流支持

    自動(dòng)總線寬度檢測(cè)功能

    所有設(shè)備上的系統(tǒng)監(jiān)控功能

    片上/片外熱監(jiān)控

    片上/片外電源監(jiān)控

    JTAG訪問(wèn)所有受監(jiān)控的數(shù)量

    用于PCI Express設(shè)計(jì)的集成端點(diǎn)模塊

    LXT，SXT，TXT和FXT平臺(tái)

    符合PCI Express Base Specification 1.1

    每個(gè)塊x1，x4或x8通道支持

    與RocketIO?收發(fā)器配合使用

    三模10/100/1000 Mb / s以太網(wǎng)MAC

    LXT，SXT，TXT和FXT平臺(tái)

    RocketIO收發(fā)器可用作PHY或使用許多軟MII(媒體獨(dú)立接口)選項(xiàng)連接到外部PHY

    RocketIO GTP收發(fā)器100 Mb / s至3.75 Gb / s

    LXT和SXT平臺(tái)

    RocketIO GTX收發(fā)器速度為150 Mb / s至6.5 Gb / s

    TXT和FXT平臺(tái)

    PowerPC 440微處理器

    僅限FXT平臺(tái)

    RISC架構(gòu)

    7階段管道

    包括32 KB的指令和數(shù)據(jù)緩存

    優(yōu)化的處理器接口結(jié)構(gòu)(crossbar)

    65納米銅CMOS工藝技術(shù)

    1.0V核心電壓

    高信號(hào)完整性倒裝芯片封裝，提供標(biāo)準(zhǔn)或無(wú)鉛封裝選項(xiàng)