鏅傞枔锛�2025/4/29 12:47:49
闁辫畝锛�33
XC5VLX30T-2FF323I 鏄� Xilinx 鍏徃鎺ㄥ嚭鐨� Virtex-5 绯诲垪 FPGA 鑺墖涓殑涓�鍊嬪瀷铏熴�俈irtex-5 绯诲垪鍩轰簬鍏堥�茬殑 65nm 宸ヨ棟鍒堕��锛屽叿鏈夐珮鎬ц兘銆侀珮閭忚集瀵嗗害鍜岃睈瀵岀殑闆嗘垚鐗规�э紝寤ｆ硾鎳夌敤浜庨�氫俊銆佸伐妤�(y猫)鎺у埗銆侀啱(y墨)鐧傛垚鍍忋�佽闋昏檿鐞嗙瓑楂樼闋樺煙銆�
銆�銆�瑭插瀷铏熺殑 XC5VLX30T 灞簬 LX锛圠ogic锛夊瓙绯诲垪锛屼富瑕侀潰鍚戦倧杓瘑闆嗗瀷鎳夌敤锛屽悓鏅傛彁渚� DSP Slice 鏀寔寰╅洔鏁稿瓧淇¤櫉铏曠悊浠诲嫏銆傝姱鐗囧皝瑁濈偤 FF323锛屽付鏈� 323 鍊嬪紩鑵�銆�
閭忚集鍠厓锛�30K
銆�銆�閰嶇疆妯″紡锛歋lave Serial, Master SelectMAP
銆�銆�瀛樺劜鍣細1.5MB Block RAM
銆�銆�DSP Slice 鏁搁噺锛�240
銆�銆�I/O 寮曡叧锛�298
銆�銆�宸ヤ綔婧害鑼冨湇锛�-40掳C 鑷� +85掳C
銆�銆�鏍稿績闆诲锛�1.0V
銆�銆�I/O 闆诲锛�1.8V/2.5V/3.3V
銆�銆�鏈�澶у姛鑰楋細15W
XC5VLX30T 鎻愪緵浜嗛珮搴﹂潏娲荤殑鍙法绋嬮倧杓硣婧�锛屾敮鎸佺敤鎴惰嚜瀹氱京纭欢鍔熻兘銆�
銆�銆�1. 楂樻�ц兘鏋舵锛氶噰鐢� ASMBL锛圓dvanced Silicon Modular Building Blocks锛夋妧琛�锛屽劒(y艒u)鍖栦簡鏅傚簭鎬ц兘鑸囧姛鑰�銆�
銆�銆�2. 鍏х疆纭牳 IP锛氶儴鍒嗙増鏈泦鎴愪簡 PCI Express銆佸崈鍏嗕互澶恫 MAC 鍜屽姞瀵嗘ā濉婄瓑纭牳 IP锛屽姞閫熻ō瑷堝鐝�(xi脿n)銆�
銆�銆�3. DSP 鏀寔锛氭瘡鍊� DSP Slice 鍖呭惈涔樻硶鍣ㄥ拰绱姞鍣�锛岄仼鍚堟诞榛為亱绠楀拰婵炬尝鍣ㄨō瑷�銆�
銆�銆�4. 澶氱ó瀛樺劜閬搁爡锛氶櫎浜嗗ぇ閲忕殑 Block RAM 澶�锛岄倓鏀寔鍒嗗竷寮� RAM 鍜� FIFO 绲愭銆�
銆�銆�5. 鍙潬鎬у寮凤細鏀寔 ECC 鏍￠淇濊閰嶇疆鏁告摎锛屾彁楂樼郴绲�(t菕ng)鍙潬鎬с��
銆�銆�6. 灏忓瀷灏佽锛欶F323 灏佽娓涘皯浜� PCB 闈㈢⿳闇�姹�锛岄仼鐢ㄤ簬绶婃箠鍨嬭ō瑷堛��
XC5VLX30T-2FF323I 寤ｆ硾鐢ㄤ簬闇�瑕侀珮鎬ц兘閭忚集铏曠悊鍜屾暩瀛椾俊铏熻檿鐞嗙殑鎳夌敤鍫存櫙锛屽寘鎷絾涓嶉檺浜庯細
銆�銆�1. 閫氫俊瑷倷锛氬熀甯惰檿鐞嗐�佸崝(xi茅)璀拌綁鎻�銆佷俊铏熻鍒惰В瑾�銆�
銆�銆�2. 瑕栭牷铏曠悊锛氬湒鍍忓绺�/瑙ｅ绺�佽闋绘祦鍌宠几銆�
銆�銆�3. 娓│娓噺锛氬鏅傛暩鎿氶噰闆嗚垏鍒嗘瀽銆�
銆�銆�4. 宸ユキ(y猫)鑷嫊鍖栵細閬嬪嫊鎺у埗銆佸祵鍏ュ紡瑕栬绯荤当(t菕ng)銆�
銆�銆�5. 閱�(y墨)鐧傝ō鍌欙細瓒呰伈鎴愬儚銆佹暩鎿氳檿鐞嗗柈鍏�銆�
銆�銆�6. 宓屽叆寮忚▓绠楋細缍茬怠浜ゆ彌姗�銆佽矾鐢卞櫒涓殑瀹氬埗纭欢鍔犻�熸ā濉娿��
XC5VLX30T-2FF676C, XC5VLX30T-2FF400I, XC5VLX30T-2FF1136C
