時間：2023/8/7 16:45:14
閱讀：432
產(chǎn)品型號 | XC6SLX150-3FGG900I |
描述 | IC FPGA 576 I / O 900FBGA |
分類 | 集成電路(IC)，嵌入式FPGA(現(xiàn)場可編程門陣列) |
生產(chǎn)廠家 | Xilinx公司 |
系列 | Spartan?-6 LX |
部分狀態(tài) | 活性 |
電壓-電源 | 1.14V~1.26V |
工作溫度 | -40°C~100°C(TJ) |
包/箱 | 900-BBGA |
供應商設(shè)備包 | 900-FBGA(31x31) |
基礎(chǔ)部件號 | XC6SLX150 |
XC6SLX150-3FGG900I
可編程邏輯類型 | 現(xiàn)場可編程門陣列 |
符合REACH標準 | 是 |
符合歐盟RoHS標準 | 是 |
狀態(tài) | 活性 |
時鐘頻率-最大值 | 862.0 MHz |
CLB-Max的組合延遲 | 0.21 ns |
JESD-30代碼 | S-PBGA-B900 |
JESD-609代碼 | E1 |
總RAM位數(shù) | 4939776 |
CLB數(shù)量 | 11519.0 |
輸入數(shù)量 | 576.0 |
邏輯單元的數(shù)量 | 147443.0 |
輸出數(shù)量 | 576.0 |
終端數(shù)量 | 900 |
工作溫度-最小值 | -40℃ |
工作溫度-最高 | 85℃ |
組織 | 11519 CLBS |
峰值回流溫度(℃) | 250 |
電源 | 1.2,2.5 / 3.3 |
資格狀態(tài) | 不合格 |
坐姿高度-最大 | 2.6毫米 |
子類別 | 現(xiàn)場可編程門陣列 |
電源電壓 | 1.2 V |
電源電壓-最小值 | 1.14 V |
電源電壓-最大值 | 1.26 V |
安裝類型 | 表面貼裝 |
技術(shù) | CMOS |
溫度等級 | 產(chǎn)業(yè) |
終端完成 | 錫/銀/銅(Sn95.5Ag4.0Cu0.5) |
終端表格 | 球 |
終端間距 | 1.0毫米 |
終端位置 | 底部 |
時間@峰值回流溫度-最大值(s) | 三十 |
長度 | 31.0毫米 |
寬度 | 31.0毫米 |
包裝體材料 | 塑料/環(huán)氧樹脂 |
包裹代碼 | BGA |
包等價代碼 | BGA900,30X30,40 |
包裝形狀 | 廣場 |
包裝風格 | 網(wǎng)格陣列 |
制造商包裝說明 | 31 X 31 MM，1 MM間距，無鉛，BGA-900 |
無鉛狀態(tài)/RoHS狀態(tài) | 無鉛/符合RoHS標準 |
濕度敏感度等級(MSL) | 3(168小時) |
交錯的墊
高達3.2 Gb /s
熱插拔合規(guī)性
2針自動檢測配置
專為低成本而設(shè)計
多個高效的集成塊
優(yōu)化的I / O標準選擇
大批量塑料線焊包裝
靜態(tài)和動態(tài)功率低
Spartan-6 LX FPGA：邏輯優(yōu)化
45納米工藝針對成本和低功耗進行了優(yōu)化
休眠掉電模式，實現(xiàn)零功耗
掛起模式通過多引腳喚醒，控制增強來維持狀態(tài)和配置
多電壓，多標準SelectIO?接口組
每個差分I / O的數(shù)據(jù)傳輸速率高達1,080 Mb / s
可選輸出驅(qū)動，每個引腳最高24 mA
3.3V至1.2VI / O標準和協(xié)議
低成本HSTL和SSTL存儲器接口
可調(diào)節(jié)的I / O轉(zhuǎn)換速率可提高信號完整性
LXT FPGA中的高速GTP串行收發(fā)器
用于PCI Express設(shè)計的集成端點模塊(LXT)
低成本PCI?技術(shù)支持兼容33 MHz，32位和64位規(guī)范。
高效的DSP48A1切片
高性能算術(shù)和信號處理
快速18 x 18乘法器和48位累加器
流水線和級聯(lián)功能
預加法器以協(xié)助過濾器應用程序
集成內(nèi)存控制器塊
DDR，DDR2，DDR3和LPDDR支持
數(shù)據(jù)速率高達800 Mb / s(峰值帶寬為12.8 Gb / s)
具有獨立FIFO的多端口總線結(jié)構(gòu)可減少設(shè)計時序問題
豐富的邏輯資源和更高的邏輯容量
可選的移位寄存器或分布式RAM支持
高效的6輸入LUT可提高性能并最大限度地降低功耗
具有雙觸發(fā)器的LUT用于管道中心應用
Block RAM具有廣泛的粒度
具有字節(jié)寫使能的快速Block RAM
18 Kb塊，可選擇編程為兩個獨立的9 Kb Block RAM
時鐘管理平鋪(CMT)以提高性能
低噪音，靈活的時鐘
數(shù)字時鐘管理器(DCM)消除了時鐘偏差和占空比失真
用于低抖動時鐘的鎖相環(huán)(PLL)
具有同時乘法，除法和相移的頻率合成
十六個低偏移全局時鐘網(wǎng)絡(luò)
簡化配置，支持低成本標準
業(yè)界領(lǐng)先的IP和參考設(shè)計
增強了設(shè)計保護的安全性
大型設(shè)備中的AES比特流加密
用于設(shè)計驗證的唯一設(shè)備DNA標識符
功能豐富的Xilinx Platform Flash和JTAG
廣泛的第三方SPI(最高x4)和NOR閃存支持
MultiBoot支持使用看門狗保護進行多比特流的遠程升級
通過增強的低成本MicroBlaze?軟處理器實現(xiàn)更快的嵌入式處理
高速接口包括：串行ATA，Aurora，1G以太網(wǎng)，PCI Express，OBSAI，CPRI，EPON，GPON，DisplayPort和XAUI
XC6SLX150-3FGG900I符號
XC6SLX150-3FGG900I腳印
