鏅傞枔锛�2025/5/15 15:00:59
闁辫畝锛�19
XC6SLX45-3CSG484I 鏄� Xilinx 鍏徃鎺ㄥ嚭鐨� Spartan-6 绯诲垪 FPGA 鑺墖涓殑涓�鍊嬪瀷铏�銆係partan-6 绯诲垪 FPGA 鎻愪緵浜嗛珮鎬ц兘銆佷綆鍔熻�楀拰楂樻�у児姣旂殑瑙ｆ焙鏂规锛岄仼鐢ㄤ簬鍚勭ó宓屽叆寮忕郴绲�(t菕ng)鍜屾暩瀛椾俊铏熻檿鐞嗘噳鐢ㄣ�俋C6SLX45 鍖呭惈璞愬瘜鐨勯倧杓硣婧�銆佸祵鍏ュ紡濉婂瓨鍎插櫒銆丏SP Slice 鍜屽叾浠栧姛鑳芥ā濉�锛岃兘澶犳豢瓒冲绋京闆滆ō瑷堥渶姹�銆�
銆�銆�瑭插瀷铏熶腑鐨勨��-3鈥濊〃绀洪�熷害绛夌礆锛屸�淐SG484鈥濊〃绀哄皝瑁濋鍨嬬偤 CSG锛圕eramic Column Grid Array锛�锛屽紩鑵虫暩鐐� 484锛岃�屸�淚鈥濆墖琛ㄧず鍟嗘キ(y猫)绱氬伐浣滄韩搴﹁寖鍦嶏紙0掳C 鑷� 70掳C锛�銆�
鍨嬭櫉锛歑C6SLX45-3CSG484I
銆�銆�鍝佺墝锛歑ilinx
銆�銆�绯诲垪锛歋partan-6
銆�銆�閭忚集鍠厓鏁搁噺锛氱磩 45,000
銆�銆�閰嶇疆闁冨瓨锛氱劇鍏х疆闁冨瓨锛岄渶澶栨帴閰嶇疆鑺墖
銆�銆�閫熷害绛夌礆锛�-3
銆�銆�灏佽椤炲瀷锛欳SG484
銆�銆�宸ヤ綔婧害鑼冨湇锛�0掳C 鑷� 70掳C
銆�銆�I/O 鏁搁噺锛�321
銆�銆�鍏ч儴瀛樺劜鍣細576 KB Block RAM
銆�銆�DSP Slice 鏁搁噺锛�90
XC6SLX45-3CSG484I 鐨勪富瑕佺壒鎬у寘鎷細
銆�銆�1. 楂樻�ц兘鏋舵锛氶噰鐢� 45nm 宸ヨ棟鎶�琛撳埗閫�锛屽叿鍌欓珮閫熼亱琛岃兘鍔涘拰杓冧綆鍔熻��銆�
銆�銆�2. 璞愬瘜鐨勯倧杓硣婧愶細鍖呭惈 45,000 鍊嬮倧杓柈鍏�锛岄仼鍚堜腑绛夎(gu墨)妯＄殑瑷▓銆�
銆�銆�3. 宓屽叆寮忓瀛樺劜鍣細鎻愪緵楂橀仈 576 KB 鐨� Block RAM锛屾敮鎸佸京闆滄暩鎿氳檿鐞嗕换鍕�銆�
銆�銆�4. DSP Slice 鏀寔锛氶泦鎴愪簡 90 鍊� DSP Slice锛岀敤浜庨珮鏁堝鐝句箻娉曠疮鍔犻亱绠�銆�
銆�銆�5. 澶氱ó鎺ュ彛閬搁爡锛氭敮鎸� PCIe銆佸崈鍏嗕互澶恫銆丏DR3 绛夊绋父鐢ㄦ帴鍙ｅ崝(xi茅)璀般��
銆�銆�6. 鍙法绋嬫檪閻樼鐞嗭細鍏у缓 DCM 鍜� PLL 妯″锛屾彁渚涢潏娲荤殑鏅傞悩鍒嗛厤鑸囩鐞�銆�
銆�銆�7. 鍔熻�楀劒(y艒u)鍖栧伐鍏凤細閫氶亷 Xilinx 鐨勫姛鑰椾及绠楀伐鍏峰彲浠ラ�蹭竴姝ュ劒(y艒u)鍖栬ō瑷堜腑鐨勫姛鑰楄〃鐝�銆�
銆�銆�閫欎簺鐗规�т娇寰� XC6SLX45 鎴愮偤宸ユキ(y猫)鎺у埗銆侀�氫俊瑷倷銆佹秷璨婚浕瀛愪互鍙婇啱(y墨)鐧傝ō鍌欑瓑闋樺煙鐞嗘兂鐨勯伕鎿囥��
XC6SLX45-3CSG484I 寤ｆ硾鎳夌敤浜庝互涓嬮牁鍩燂細
銆�銆�1. 宸ユキ(y猫)鑷嫊鍖栵細濡� PLC 鎺у埗鍣�銆侀亱鍕曟帶鍒跺櫒鍜屾鍣ㄤ汉鎺у埗绯荤当(t菕ng)銆�
銆�銆�2. 閫氫俊瑷倷锛氬缍茬怠浜ゆ彌姗�銆佽矾鐢卞櫒鍜岀劇绶氬熀绔欎腑鐨勪俊铏熻檿鐞嗛儴鍒嗐��
銆�銆�3. 瑕栭牷铏曠悊锛氬彲鐢ㄤ簬瑕栭牷绶ㄧ⒓瑙ｇ⒓銆佸湒鍍忓寮峰拰椤ず鎺у埗鍣�銆�
銆�銆�4. 閱�(y墨)鐧傝ō鍌欙細渚嬪瓒呰伈娉㈡垚鍍忓剙銆佸績闆诲湒鍒嗘瀽鍎�绛夐渶瑕佸鏅備俊铏熻檿鐞嗙殑鍫村悎銆�
銆�銆�5. 娑堣不椤為浕瀛愮敘鍝侊細渚嬪楂樻竻闆昏銆佹暩纰肩浉姗熷拰鍏朵粬澶氬獟楂旇ō鍌欍��
銆�銆�鐢变簬鍏跺挤澶х殑閭忚集璩囨簮鍜屽瑷敮鎸佽兘鍔�锛岄�欐 FPGA 鍦ㄩ渶瑕佸京闆滅畻娉曞鐝炬垨蹇�熷師鍨嬮枊鐧�(f膩)鐨勬噳鐢ㄤ腑鐗瑰垾鍙楁杩�銆�
XC6SLX45-2CSG484I
銆�銆�XC6SLX45T-3FGG484I
銆�銆�XC6SLX45-3FTG256I
