鏅傞枔锛�2025/4/29 12:24:52
闁辫畝锛�29
XC6VLX130T-L1FF1156I 鏄� Xilinx 鍏徃鎺ㄥ嚭鐨� Virtex-6 绯诲垪 FPGA 鑺墖涓殑涓�鍊嬪瀷铏�銆俈irtex-6 绯诲垪鏄偤楂樻�ц兘銆侀珮瀵嗗害鎳夌敤鑰岃ō瑷堢殑锛屽唬娉涚敤浜庨�氫俊銆佹暩(sh霉)鎿�(j霉)涓績銆佸伐妤�(y猫)鑷嫊鍖栧拰鍦嬮槻绛夐牁鍩�銆傝┎绯诲垪鑺墖鍩轰簬 40nm 鍒剁▼宸ヨ棟锛屾彁渚涜睈瀵岀殑閭忚集璩囨簮銆佸祵鍏ュ紡瀛樺劜鍣ㄥ銆丏SP 妯″浠ュ強楂橀�熶覆琛屾敹鐧�(f膩)鍣ㄧ瓑鍔熻兘銆�
鍨嬭櫉锛歑C6VLX130T-L1FF1156I
銆�銆�鍝佺墝锛歑ilinx
銆�銆�绯诲垪锛歏irtex-6
銆�銆�灏佽锛欶FG1156
銆�銆�閫熷害绛夌礆锛�-L1
銆�銆�FPGA瑕�(gu墨)妯★細130K Logic Cells
銆�銆�閰嶇疆闁冨瓨锛氱劇鍏�(n猫i)閮ㄩ杻瀛�锛岄渶澶栫疆閰嶇疆鑺墖
銆�銆�RAM瀹归噺锛�7.3Mb (Block RAM)
銆�銆�DSP妯″鏁�(sh霉)閲忥細840鍊�
銆�銆�鐢ㄦ埗I/O寮曡叧鏁�(sh霉)锛�592
銆�銆�涓茶鏀剁櫦(f膩)鍣ㄦ暩(sh霉)閲忥細24灏�
銆�銆�鏀剁櫦(f膩)鍣ㄩ�熺巼锛氭渶楂�6.5Gbps
銆�銆�宸ヤ綔闆诲锛氭牳蹇冮浕澹�1.0V锛岃紨鍔╅浕澹�2.5V/3.3V
銆�銆�婧害鑼冨湇锛氬晢妤�(y猫)绱氾紙0掳C 鑷� 85掳C锛�
XC6VLX130T-L1FF1156I 鎻愪緵浜嗗挤澶х殑閭忚集铏曠悊鑳藉姏鍜屽绋‖鏍告ā濉婃敮鎸�銆傚畠鍏锋湁澶氶仈 130K 鐨勯倧杓柈鍏冿紝閬╃敤浜庡京闆滅殑瑷▓闇�姹�銆�
銆�銆�鑺墖鍏�(n猫i)缃� 24 灏嶄覆琛屾敹鐧�(f膩)鍣�锛屾瘡涓�灏嶆敮鎸侀珮閬� 6.5Gbps 鐨勬暩(sh霉)鎿�(j霉)鍌宠几閫熺巼锛屾豢瓒抽珮閫熼�氫俊鎺ュ彛鐨勯渶姹傘��
銆�銆�Virtex-6 绯诲垪闆嗘垚浜嗗ぇ閲� DSP Slice锛屽彲浠ラ珮鏁堝鐝�(xi脿n)鏁�(sh霉)瀛椾俊铏熻檿鐞嗕换鍕�銆�
銆�銆�姝よ姱鐗囬倓鍏峰倷闈堟椿鐨勬檪閻樼鐞嗗姛鑳斤紝鍖呮嫭 PLL 鍜� DCM 妯″锛屼互鏀寔寰╅洔鐨勬檪閻樺垎閰嶅拰鍚屾闇�姹傘��
銆�銆�Xilinx 鎻愪緵 ISE Design Suite 鎴� Vivado 宸ュ叿閺堟敮鎸佽┎鍣ㄤ欢鐨勯枊鐧�(f膩)鑸囪(di脿o)瑭﹀伐浣�锛屼究浜庡伐绋嬪斧閫茶楂樻晥鐨勭‖浠舵弿杩拌獮瑷�绶ㄧ▼鍜岀稖鍚堝劒(y艒u)鍖�銆�
XC6VLX130T-L1FF1156I 閬╁悎浜庨渶瑕侀珮鎬ц兘瑷堢畻鍜屽京闆滈倧杓帶鍒剁殑鎳夌敤鍫存櫙锛屽锛�
銆�銆�1. 閫氫俊鍩虹瑷柦瑷倷锛屼緥濡傝矾鐢卞櫒銆佷氦鎻涙鍜屽熀绔欒檿鐞嗗櫒銆�
銆�銆�2. 鏁�(sh霉)鎿�(j霉)涓績鍔犻�熷崱锛岀敤浣滄湇鍕欏櫒鍗�(xi茅)铏曠悊鍣ㄦ垨缍�(w菐ng)绲″嵏杓夊紩鎿�銆�
銆�銆�3. 閱�(y墨)鐧傛垚鍍忕郴绲�(t菕ng)锛岀敤浜庡鏅傚湒鍍忚檿鐞嗗拰妯″紡璀樺垾銆�
銆�銆�4. 瑕栭牷寤ｆ挱瑷倷锛屾敮鎸侀珮娓呰闋荤法纰艰В纰煎強澶氳矾淇¤櫉鍒囨彌銆�
銆�銆�5. 宸ユキ(y猫)鑷嫊鍖栨帶鍒跺钩鑷�锛屽煼(zh铆)琛岀簿纰洪亱鍕曟帶鍒剁畻娉�銆�
銆�銆�6. 杌嶄簨闆烽仈淇¤櫉铏曠悊鍠厓锛屽畬鎴愮洰妯欐娓垏璺熻工瑷堢畻銆�
銆�銆�鐢变簬鍏堕珮鎬ц兘鍜岄潏娲绘��锛岄�欐 FPGA 鍦ㄨū澶氬皷绔妧琛撻牁鍩熼兘鏈夊唬娉涙噳鐢�銆�
XC6VLX130T-1FF1156I
銆�銆�XC6VLX130T-2FF1156I
銆�銆�XC6VLX130T-3FF1156I
