国产在线中文字幕亚洲,一区视频国产精品观看,欧美日韩国产高清片,久久久久久AV无码免费网站,亚洲无码一二三四五区,日韩无码www.,sese444

您好,歡迎來到維庫電子市場網(wǎng) 登錄 | 免費注冊

�(lián)系供�(yīng)商在線客服:
廣告

閃速存儲器
閱讀�10649時間�2010-11-12 16:00:40

  閃速存儲器(Flash Memory)是一類非易失性存儲器NVM(Non-Volatile Memory)即使在供�電源�(guān)閉后仍能保持片內(nèi)信息;而諸如DRAM、SRAM這類易失性存儲器,當供電電源�(guān)閉時片內(nèi)信息隨即丟失.相對傳統(tǒng)的EEPROM芯片,這種芯片可以用電氣的方法快速地擦寫.由于快擦寫存儲器不需要存�電容�,故其集成度更高,制造成本低于DRAM.它使用方�,既具有SRAM讀寫的靈活性和較快的訪問速度,又具有ROM在斷電后可不丟失信息的特�,所以快擦寫存儲器技�(shù)�(fā)展最迅��

概要

  閃速存儲器的基本存儲器單元�(jié)�(gòu)如圖1所�。一眼看上去就是n溝道的MOSFET那樣的東�,但又與普通的FET不同,特點是在柵極(控制柵)與漏極/源極之間存在浮置�,閃速存儲器利用該浮置柵存儲記憶�

閃速存儲器的單元結(jié)構(gòu)

  �1 閃速存儲器的單元結(jié)�(gòu)

  浮置柵被�(shè)計成可以存儲電荷的構(gòu)造,柵極及主板利用氧化膜進行了絕緣處�,一次積累的電荷可以長時間(10年以上)保持。當�,如果氧化膜存在缺陷,或者由于某種原因使絕緣膜遭到破�,那么閃速存儲器將失去記憶。同�,因為熱能必定致使電荷以某概率發(fā)生消減,因此�(shù)�(jù)保存的時間將受到溫度的影��

  下面,我們將進一步討論閃速存儲器的擦除與寫人的原理�

  我們知�,數(shù)�(jù)的寫人與擦除是通過主板與控制柵之間電荷的注人與釋放來進行的。例�,一般的NOR閃速存儲器在寫人時提高控制柵的電壓,向浮置柵注人電荷(�2)。而數(shù)�(jù)的擦除可以通過兩種方法進行。一種方法是通過給源極加上+12V左右的高電壓,釋放浮置柵中的電荷(Smart Voltage Regulator);另一種方法是通過給控制柵加上負電壓(-10V左右�,擠出浮置柵中的電荷(負極門擦除法)。各種電壓提供方式如�3所示�

閃速存儲器的寫入操作

  �2 閃速存儲器的寫入操�

閃速存儲器的擦除操作

  �3 閃速存儲器的擦除操�

  �4圖示了閃速存儲器單元的電壓-電流特�。浮置柵的電荷可抵消提供給控制柵的電�。也就是�,如果浮置柵中積累了電荷,則閾值電壓(Vth)增�。與浮置柵中沒有電荷時的情況相比,如果不給控制柵提供高電壓,則漏極-源極間不會處于導(dǎo)通的狀�(tài)。因�,這是判斷浮柵中是否積累了電荷,也就是判斷是�1”還是�0”的機制�

閃速存儲器單元的電壓一電流特性變化

  �4 閃速存儲器單元的電壓一電流特性變�

  那么,寫入操作是提高了Vth還是降低了Vth呢?根據(jù)閃速存儲器的類型情況也有所不同。作為傳�(tǒng)EPROM的一般替代晶的NOR以及硅盤中應(yīng)用的NAND閃速存儲器,在寫入時為高Vth;而AND及DINOR閃速存儲器�,在寫人時為低Vth�

分類及特�

  閃速存儲器根據(jù)單元的連接方式,如表所示,可分成NAND、NOR、DINOR(Divided bit Line NOR)及AND幾類。NAND閃速存儲器單元的連接方式如圖1所�,NOR閃速存儲器如圖2所示,DINOR閃速存儲器如圖3所�,AND閃速存儲器單元的結(jié)�(gòu)如圖4所�。市場上銷售的閃速存儲器基本上就是NOR及NAND兩種,其中只有NAND閃速存儲器的單元是串聯(lián)�,其他所有類型的單元都是并聯(lián)��

  �  閃速存儲器的單元方�

閃速存儲器的單元方式

  NOR閃速存儲器以讀取速度100ns的高速在隨機存取中受到人們的青睞。但由于其單元尺寸大于NAND閃速存儲器,存在著難以進行高度集成的問�。寫人時采用CHE(Channel HotElectron,溝道熱電子)方�,即在柵-漏之間加上高電�,提高通過溝道的電子能量,向浮置柵中注入電�。這樣,由于損耗電流變�,在寫入時必須由外部其他途徑提供�12V左右的電�,因而不適合低電壓操��

NAND閃速存儲器的單元結(jié)構(gòu)

  �1  NAND閃速存儲器的單元結(jié)�(gòu)

NOR閃速存儲器的單元結(jié)構(gòu)

  �2  NOR閃速存儲器的單元結(jié)�(gòu)

  與NOR閃速存儲器相比較,東芝公司開發(fā)的NAND閃速存儲器卻能夠進行高度集成,寫人方式也因采用了被稱為隧道的方式,即利用了氧化膜所引起的隧道效�(yīng)�(xiàn)�,故與NOR閃速存儲器相比,具有損耗電流較小的特征。但在另一方面,由于單元是串聯(lián)連結(jié)�,所以面向順序存取,具有隨機存取速度慢的缺點�

DINOR閃速存儲器的單元結(jié)構(gòu)

  �3  DINOR閃速存儲器的單元結(jié)�(gòu)

  三菱與日立結(jié)合NAND及NOR閃速存儲器的特�,開�(fā)了DINOR(Divided bit-line NOR)閃速存儲器以及AND閃速存儲器�

  DINOR閃速存儲器的結(jié)�(gòu)是將�(shù)�(jù)線(位線)分離成主數(shù)�(jù)線與子數(shù)�(jù)線的層次,通過各個存儲器單元與子�(shù)�(jù)線的連接,既可以具有像NAND那樣的高度可集成�,又具各與NOR同等程度以上的高速隨機存取�。因為寫人操作也采用了隧道方式,所以較小的寫入電流就可完成寫人操作。又因數(shù)�(jù)置換所需要的高電壓升壓電路可以設(shè)計于芯片�(nèi)�,因此可以進行低電壓的單一電源操作�

AND閃速存儲器的單元結(jié)構(gòu)

  �4  AND閃速存儲器的單元結(jié)�(gòu)

  AND閃速存儲器單元的源線也�(shè)計了分離的子源線,是傾向于順序存取的�(chǎn)�。除了能夠以與硬盤一個扇區(qū)相同�512字節(jié)大小的小塊單位進行寫人及讀取操作以�,還具有DINOR的低功耗特�,可以面向硅盤等展開�(yīng)�。單元的連接方式與NOR閃速存儲器相同,寫入邏輯為反相(NOR寫人時Vth變高,而AND式則降低),命名為AND��

  �(xiàn)在的NOR閃速存儲器也致力于改良,目的在于將寫人操作也采用隧道方式以降低功�,或者通過單元物理�(jié)�(gòu)上的改善等,使低電壓單一電源類型的閃速存儲器也形成產(chǎn)�。以文件為使用目的的AND及NAND兩種類型的閃速存儲器目前已在市場上流�,應(yīng)用于大容量的Flash ATA卡等方面�

指令

  通過地址與數(shù)�(jù)特定組合的若干次寫入序列,向閃速存儲器�(fā)出指令。利用這樣的序�,防止由于編程錯誤及開通電源的暫時不穩(wěn)定等因素所引發(fā)偶然擦除及寫入操��

  Am29F010A的指令定義如表所�。例�,當編程指令(向閃速存儲器特定地址寫入�(shù)�(jù))下達時,如下所述:

  ①向555h地址寫入AAh�

 ?、谙?AAh地址寫入55h�

  ③向555h地址寫入A0h�

 ?、芟蛳M麑懭说刂罚≒A)處寫人希望寫入的數(shù)�(jù)(PD)�

  � Am29F010A的指令定�

Am29F010A的指令定義

  RA:讀地址;PA:編程地址;SA:扇區(qū)地址;RD:讀�(shù)�(jù);PD:編程數(shù)�(jù)

  通過上述4次寫入序列完成寫人操�。的寫操作完成后,根�(jù)讀取狀�(tài)來判斷內(nèi)部操作是否結(jié)��

在圖像采集系�(tǒng)中的�(yīng)�

  圖像的保存和恢復(fù)是一個圖像采集系�(tǒng)所不可或缺的功能之一。保存圖像信息所用的介質(zhì)或設(shè)備有很多�,如常用的電影膠�、膠�、硬盤、軟�、光�、各種靜�(tài)和動�(tài)RAM、ROM以及固態(tài)存儲器件�。其�,F(xiàn)lash ROM以其�(nèi)容掉電不消失、價格低�、控制方法靈活、與微處理器接口方便等特�,越來越多地�(yīng)用在圖像采集與存儲系�(tǒng)�,如常見的數(shù)碼像機。因�,研究Flash ROM在圖像采集記錄系�(tǒng)中的�(yīng)用技�(shù)有著重要的意��

  1 閃速存儲器的分類和�(fā)展現(xiàn)狀

  目前常見的圖像采集記錄系�(tǒng)如數(shù)碼像�、數(shù)碼攝像機�,通常采用半導(dǎo)體存儲器作為其記憶部�。半�(dǎo)體存儲器�??煞譃殡S機存儲器(RAM)和只讀存儲器(ROM[_]。RAM的內(nèi)容可以隨時刷�,訪問速度�,但是掉電后其存儲的信息會丟�;ROM則具有掉電不丟失�(shù)�(jù)的特�。通常ROM又可分為固定ROM、PROM、EPROM和EEPROM�

K9F1208UOM引腳定義

  �1 K9F1208UOM引腳定義

  閃速存儲器(Flash ROM)屬于半�(dǎo)體存儲器的一�,屬于非易失性存儲器NVM(Non-Volatile Memory)。它采用類似于EPROM的單管疊柵結(jié)�(gòu)的存儲單元揣�,是新一代用電信號擦除的可編程ROM;它既吸收了EPROM�(jié)�(gòu)簡單、編程可靠的�(yōu)�,又具有EPROM用隨道效�(yīng)擦除的快捷特�,集成度可做得很高,因而在便攜式數(shù)�(jù)存儲和各種圖像采集記錄系�(tǒng)中得到了廣泛的應(yīng)��

  全球閃速存儲器的主要供�(yīng)商有AMD、Atmel、Fujistu、Hitachi、Hyundai、Intel、Micron、Mitsubishi、Samsung、SST、Sharp、Toshiba。由于各自技�(shù)架構(gòu)的不�,分為幾大陣�,因此閃速存儲也按其采用技�(shù)的不同而分為幾大類�

  *NOR技�(shù)——代表公司Intel,特點為擦除和寫入慢、隨機讀��

  *NAND技�(shù)——代表公司Samsung,特點為隨機讀寫慢、以頁為單位連續(xù)讀寫快�

  *AND技�(shù)——代表公司Hitachi,特點為低功�,價格高�

  *由EEPROM派生的閃速存儲器。特點:介于NOR與EEPROM之間�

  存儲器的�(fā)展具有容量更�、體積更�、價格更低的趨勢,這在閃速存儲器行業(yè)表現(xiàn)得淋漓盡�。隨著單�(dǎo)體制造工藝的�,主流閃速存儲器廠家采用0.18μm,甚�0.15μm的制造工��

  借助于先進工藝的�(yōu)�,閃速存儲器的容量可以變大:NOR技�(shù)將出�(xiàn)256Mb的器�,NAND和AND技�(shù)已經(jīng)�16Gb的器��

  芯片的封裝尺寸更?。簭淖畛鮀IP封裝,到PSOP、SSOP、TSOP封裝,再到BGA封裝,閃速存儲器已經(jīng)變得非常纖細小巧�

  工作電壓更低:從最�12V的編程電�,一步步下降�5V�3.3V�2.7V�1.8V單電壓供�;符合國際上低功耗的潮流,更促進了便攜式產(chǎn)品的�(fā)��

  位成本大幅度下降:采用NOR技�(shù)的Intel公司�28F128J3價格�25美元,NAND技�(shù)和AND技�(shù)的閃速存儲器已經(jīng)突破10MB 2美元的價�,性價比極��

  本文中討論的是采用NAND技�(shù)的K9F1208U0M�

AT90S8515和K9F1208UOM硬件接口原理

  �2 AT90S8515和K9F1208UOM硬件接口原理

  2 64M閃速存儲器K9F1208UOM簡介

  K9F1208U0M是Samsung公司生產(chǎn)的采用NAND技�(shù)的大容量、高可靠Flash存儲器。該器件采用三星公司的CMOS浮置門技�(shù)和與非存儲結(jié)�(gòu),存儲容量為64M×8位,除此之外還有2048K×8位的空閑存儲區(qū)。該器件采用TSSOP48封裝,工作電�2.7�3.6V�

  K9F1208U0M�528字節(jié)一頁的寫操作所需時間典型值是200μs,而對16K字節(jié)一塊的擦除操作典型民僅需2ms。每一頁中的數(shù)�(jù)出速度也很快,平均每個字節(jié)只需50ns,已�(jīng)與一般的SRAM相當�8位I/O端口采用地址、數(shù)�(jù)和命令復(fù)用的方法。這樣既可減少引腳�(shù),還可使接口電路簡潔。片�(nèi)的寫控制器能自動�(zhí)行寫操作和擦除功�,包括必要的脈沖�(chǎn)�,內(nèi)部校驗等,完全不用外部微控制器考慮,簡化了器件的編程控制難��

  2.1 器件�(jié)�(gòu)

  K9F1208U0M的結(jié)�(gòu)如圖1所示。由以下幾部分組成:

 ?、俚刂纷g碼器。它是一個二維的譯碼�,A0~A7為Y方向譯碼�,A9~A25為X方向譯碼�;而A8是由命令寄存器決定的,用于選擇Flash ROM存儲器的區(qū)��

 ?、诖鎯﹃�?。如�1所示,由于地址A8的不�,可以把存儲陣列分為和第二兩部分;同�,它還有一個空閑區(qū),都可通過命令進行選擇。整個存儲陣列又可分�4096�,每一塊分�32頁,一頁包�528字節(jié)。�528字節(jié)包含部分�256字節(jié)和第二部分的256字節(jié)以及空閑區(qū)�16字節(jié)�

 ?、勖罴拇嫫?。命令寄存器把輸入的命令暫存起來,根�(jù)不同的命令和控制線執(zhí)行不同的操作�

  ④控制邏輯和高電壓產(chǎn)生器。控制邏輯產(chǎn)生各種控制信�,用于對�(nèi)部的存儲陣列緩存器等進行合理的控�。高電壓�(chǎn)生器可以�(chǎn)生用于對存儲陣列進行編程的高��

 ?、軮/O緩存、全局緩存及輸出驅(qū)動。用于對輸入及輸出進行必要的緩�,以符合時序的要�。輸出驅(qū)動加強帶載能力�

  2.2 引腳說明

  �1概要地說明了K9F1208U0M各個引腳的功能�

K9F1208U0M各個引腳的功能

  ①命令鎖存使能(CLE�,使輸入的命令發(fā)送到命令寄存�。當�?yōu)楦唠娖綍r,在WE上升沿命令通過I/O口鎖存到命令寄存器�

 ?、诘刂锋i存使能(ALE�,控制地址輸入到片�(nèi)的地址寄存器中,地址是在WE的上升沿被鎖存的�

  ③片選使能(CE�,用于器件的選擇控制。在讀操作、CE�?yōu)楦唠娖綍r,器件返回到備用狀�(tài);然�,當器件在寫操作或擦除操作過程中保持忙狀�(tài)�,CE的變高將被忽�,不會返回到備用狀�(tài)�

 ?、軐懯鼓埽╓E�,用于控制把命令、地址和數(shù)�(jù)在它的上升沿寫入到I/O端口;而在讀操作時必須保持高電平�

 ?、葑x使能(RE�,控制把�(shù)�(jù)放到I/O總線上,在它的下降沿tREA時間后數(shù)�(jù)有效;同時使用內(nèi)部的列地址自動�1�

  ⑥I/O端口,用于命�、地址和數(shù)�(jù)的輸入及讀操作時的�(shù)�(jù)輸出。當芯片未選中時,I/O口為高阻�(tài)�

 ?、邔懕Wo(WP�,禁止寫操作和擦除操作。當它有效時,內(nèi)部的高壓生成器將會復(fù)��

 ?、鄿�?忙(R/B),反映當前器件的狀�(tài)。低電平�,表示寫操作或擦除操作以及隨機讀正進行中;當它�?yōu)楦唠娖綍r,表示這些操作已經(jīng)完成。它采用了開漏輸出結(jié)�(gòu),在芯片未選中時不會保持高阻�(tài)�

  2.3 K9F1208U0M的接口控制方�

  K9F1208U0M在應(yīng)用時必須通過外部微控制器來控制其�(nèi)容的讀�,圖2給出了K9F1208U0M與AT90S8515單片機接口的方法�

單片機接口的方法

  K9F1208U0M的數(shù)�(jù)總線與AT90S8515的數(shù)�(jù)口PA口相連,用單片機的地址高位引腳PC6作為K9F1208U0M的片選信號(CS�;PC5接K9F1208U0M的命令數(shù)�(jù)選擇端(CMD/DATA�,而PC4接K9F1208U0M的地址鎖存允許端(ALE)。因�,對K0F1208U0M的訪問就相當于訪問地址分別�0xaf00�0x9f00�0x8f00的三個端�,分別對�(yīng)K9F1208U0M的命令端口、地址端口、數(shù)�(jù)端口。因此,對于單片機而言,對K9F1208U0M的命令、地址和數(shù)�(jù)操作可通過不同的端口進行,簡化了K9F1208U0M讀寫控制的難度�

  2.4 讀寫操作流�

  �3所示為K9F1208U0M的寫時序流程�

K9F1208U0M的寫時序流程

  由圖3可看�,進行寫操作時先要寫入命令�80H,通知K9F1208U0M要進行寫操�,然后順�?qū)懭肽康牡氐刂泛痛龑懭氲臄?shù)�(jù)。應(yīng)該注意的�,地址只需寫入一�,便可以連續(xù)寫入多個字節(jié)�(shù)�(jù)。地址指針的調(diào)整是由K9F1208U0M�(nèi)部邏輯控制的,不用外部干�(yù)。寫入操作是以頁為單位(1�528字節(jié))進行�,即每次連續(xù)寫入能超�528個字節(jié)。這是由于K9F1208U0M的工作方�?jīng)Q定的:寫入的�(shù)�(jù)先保存至Flash�(nèi)部的頁寄存器�528字節(jié))中,然后再寫入存儲單元。數(shù)�(jù)寫完之后還要給K9F1208U0M�(fā)�1個寫操作指令10H,通知其將頁寄存器中的�(shù)�(jù)寫入存儲單元,隨后就�(yīng)該對狀�(tài)引腳進行查詢。如果該引腳為低,表明此次寫操作�(jié)�。的步驟是數(shù)�(jù)校驗,如果采用了ECC校驗?zāi)�?,則此步驟可以省��

  其它操作如讀操作、擦除操作等過程均與此類�,可參考相�(guān)的器件說明文檔。限于篇,這里不再多述�

  2.5 注意事項

  在以K9F1208U0M為數(shù)�(jù)存儲介質(zhì)的系�(tǒng)�(shè)計中,需要注意無效塊的問�。無效塊即包含一個和多個無效數(shù)�(jù)位的塊。由于結(jié)�(gòu)方面的原�,一塊(32頁)中有一個無效位也會�(dǎo)致整個塊無效。因此,系統(tǒng)必須在寫入數(shù)�(jù)時避開無效塊。出廠時,每片K9F1208U0M的無效塊信息均保存在一個無效塊信息表中,可以根�(jù)該表中的原始無效塊信息識別無效塊的位置。在K9F1208U0M的使用過程中,應(yīng)隨時對無效塊情況進行檢查和更�,以保證無效塊表�(nèi)容的準確�;同�,應(yīng)該禁止任何試圖擦除無效塊信息表的操作�

  3 閃速存儲器在圖像采集記錄系�(tǒng)中應(yīng)�

  �4是一種采用閃速存儲器為圖像記錄介�(zhì)的數(shù)字圖像采集記錄系�(tǒng)的原理框圖�

閃速存儲器為圖像記錄介質(zhì)的數(shù)字圖像采集記錄系統(tǒng)的原理框圖

  在該系統(tǒng)�,通過光學(xué)鏡頭把像成在位于焦平面處的CMOS圖像傳感器(OV7620)的像面�。CMOS圖像傳感器對其進行空閑采用并數(shù)字化以后,直接輸出分辨率�512×480�8位灰度數(shù)字圖像數(shù)�(jù)。由于K9F1208U0M的讀寫時序無法與CMOS圖像傳感器配合,因此,需要在兩者之間加一個靜�(tài)緩存。這里使用的是HM62815�512×8位SRAM�。先把圖像數(shù)�(jù)保存在靜�(tài)緩存中,然后通過AVR單片機的控制,把圖像�(zhuǎn)存到K9F1208U0M�。至于何時需要轉(zhuǎn)�,則由AVR單片機根�(jù)外部控制命令接口傳來的命�;同�,還要由CMOS圖像傳感器輸出的行場同步時序信號來決��

  圖像記錄保存的最終目的是要顯示出來,因此還需要把保存在閃速存儲器K9F1208U0M中的圖像�(shù)�(jù)讀�。本系統(tǒng)中K9F1208U0M的圖像數(shù)�(jù)是通過USB接口讀出的。采用了AVR系列的AT90S8515單片機作為USB接口控制�,負責對與上位機通信用的USB接口進行配置及管�,此外,其主要的工作還包括對靜態(tài)緩存、K9F1208U0M等進行讀寫控制。在上位機中采用Visual C++語言編寫相應(yīng)的圖像數(shù)�(jù)采集軟件,就能夠?qū)崿F(xiàn)通過USB總線對K9F1208U0M中圖像數(shù)�(jù)的讀取、顯示及保存�

  該圖像采集系�(tǒng)輸出的數(shù)字圖像分辨率�512×480,而K9F1208U0M�64M×8位的閃速存儲器;因�,最多可以存�272張圖片,并且讀寫速度達到300kB/s,基本能夠滿足一般使用的要求�

  4 �(jié)�

  閃速存儲器是圖像采集記錄系�(tǒng)中的記憶部分,對它的希望就是讀寫速度�、容量大以及操作方便。通過對Samsung公司采用NAND技�(shù)的閃速存儲器K9F1208U0M進行的研究表明:K9F1208U0M器件與系�(tǒng)的接口十分簡�、操作靈活方�、器件從硬件到軟件均有多種保�、數(shù)�(jù)可靠性高、使用壽命長,為大容量固�(tài)圖像存儲器市場提供了成本效益的解決方�,因而在各種�(shù)字圖像采集和存儲�(yīng)用領(lǐng)域具有廣闊的�(yīng)用前��

研究與進展

  80年代中期以來,EPROM的容量每兩年翻一�。通用E2PROM與EPROM相比,具有價格低、擦除簡單等�(yōu)點,但由于每個存儲單元有兩只晶體�,開�(fā)大容量E2PROM是非常困難的。用2um工藝制作的兩管E2PROM的容量為64kb。Masupka等人利用只有1只晶體管的E2PROM單元和新的擦�/編程電路技�(shù)及高速靈敏度放大�,于1987年報道了�256kb閃速E2PROM(即閃速存儲器)。之所以稱為閃�,是因為它能同時、快速地擦除所有單�。表1比較了塊閃速存儲器與EPROM、一次編程PROM、E2PROM的性能�

  �1 閃速存儲器、EPROM、一次編程PROM、E2PROM的性能對比

閃速存儲器、EPROM、一次編程PROM、E2PROM的性能對比

  常規(guī)的紫外線擦除EPROM由于采用陶瓷封裝,需要一個擦除窗口,所以價格比較高,而且擦除時需要在紫外光下照射20分鐘。一次編程PROM在編程后就不能再擦除。由于常�(guī)E2PROM每個單元中有兩只晶體管,所以單元面積很�,用2um�(shè)計規(guī)則設(shè)計的256kb E2PROM的面積至少達98mm2。閃速存儲器的單元面積僅為常�(guī)E2PROM�1/4,所以容量可以做得很�,閃速存儲器是要求存儲器容量不斷擴大的產(chǎn)物�

  �2 1Mb閃速存儲器的主要參�(shù)

1Mb閃速存儲器的主要參數(shù)

  1989年報道了1Mb的閃速存儲器,采用以EPROM工藝為基�(chǔ)的CMOS工藝,單元面積為15.2um2,存取時間為9ns,片擦除時間�900ms,編程速度�10μs/字節(jié),芯片面積為5.74mm x 6.75mm,表2給出了主要的器件參數(shù)�

  1994�,Atsumi等人報道了用0.6um、三�、雙層多晶硅、單鋁CMOS工藝制作�16Mb閃速存儲器,存儲時間為73ns,編程速度�10us/字節(jié),單元尺寸為2.0um×1.7um,芯片面積為17.32mm×7.7mm�

  �3 典型的閃速存儲器單元性能

典型的閃速存儲器單元性能

  近幾年,采用0.4um工藝�64�128Mb閃速存儲器已大量報�。采�0.25um工藝的閃速存儲器也已問世,工作電壓為2.5V,芯片面積為105.9mm2。本文主要論述閃速存儲器的原理及技�(shù)動向�

  2 閃速存儲器的工作原�

  2.1 單元的工作原�

  主要有兩種技�(shù)來改變存儲在閃速存儲器單元的數(shù)�(jù):溝道熱電子注入(CHE)和Fowler-Nordheim隧道效應(yīng)(FN隧道效應(yīng))。所有的閃速存儲器都采用FN隧道效應(yīng)來進行擦除。至于編�,有的采用CHE方法,有的采用FN隧道效應(yīng)方法。表3給出了幾家主要閃速存儲器廠家的存儲單元性能�

  由于在CHE注入過程中,浮柵下面的氧化層面積較小,所以對浮柵下面的氧化層損害較小,因此其可靠性較高,但缺點是編程效率�,F(xiàn)N法用低電流進行編程,因而能進行高效而低功耗的工作,所以在芯片上電荷泵的面積就可以做得很小�

  為了減少閃速存儲器的單元面�,可以采用負柵壓偏置。由于在字線(接存儲單元的�)上接了負�,接到源上的電壓就可以減小,從而減少了雙重擴散的必要�。所以源�(jié)可以減小�0.2um。負柵偏置的閃速存儲器還有一個優(yōu)點,就是通過字線施加負壓可以實現(xiàn)字組(sector)擦除(通常一個字組為2k個以上的字節(jié))。表4給出了負柵偏置的閃速存儲單元在各種情況下各端的電壓值�

  �4 負柵偏置的閃速存儲單元各端電�

負柵偏置的閃速存儲單元各端電壓

  2.2 電路工作原理

  下面以一�1Mb閃速存儲器為例,來說明閃速存儲器的擦除和編程。當擦除�,陣列中所有單元的源結(jié)都接�12V電壓,所有字節(jié)都接�,內(nèi)部擦除確認電路和適當?shù)牟脸惴ㄏ嘟Y(jié)�,使擦除閾值小于Vtemax。如果一些字節(jié)需要擦除多�1次才能達到希望的擦除閾值Vtemax,那么擦除和驗證程序?qū)⑦M行迭�。當選擇柵和漏結(jié)接高電位,而源端接地時,熱電子由漏�(jié)注入到浮�,內(nèi)部編程確認電路保證單元的編程閾值大于或等于Vtpmin。由于編程發(fā)生在漏結(jié),而擦除發(fā)生在源結(jié),所以應(yīng)分別對它們進行�(yōu)��

  3“與非”結(jié)�(gòu)的閃速存儲器

  自從80年代末期“與非�(NAND)閃速存儲器問世以來,由于其密度�、性能�(yōu)�,其�(yīng)用已擴展到一些大容量的存儲領(lǐng)域。對于大容量�(yīng)�,單存儲位的價格是一個主要因�,并且出�(xiàn)了多重單�(multilevelcell)閃速存儲器(即在不增大物理單元數(shù)的前提下存儲密度提高2�3�),以降低價格,但同時犧牲了讀出和編程性能�

  “與非”閃速存儲器在編程和擦除操作中都利用FN隧道效應(yīng),以減少功耗,并允許以頁為基礎(chǔ)的編程操�,大大提高了編程效率。另一個優(yōu)點是工藝簡單,并且由于源漏結(jié)�(gòu)簡單,單元可以做得很�,多重單元概念與“與非”閃速存儲器�(jié)合是解決大容量存儲的理想選擇�

  在“與非”閃速存儲器�,多個串�(lián)的單元構(gòu)成了一個“與非”串(NANDstring),而這些位串分享一個公共的陣列地線(AGL),如�2所�。當對一個選擇的單元存取�(shù)�(jù)�,在同一位串中未選擇的單元必須作為旁路晶體管,但這些未選擇的單元的編程態(tài)會影響該位串的電流,位串電流的變化會引起單元Vth漂移。陣列地的擾動是使單元Vth漂移的另一個因�。這是因為在AGL線中存在電阻,在讀出和編程操作時,源電壓會升高,所以應(yīng)盡量增加用鋁做AGL的數(shù)��

  一�64Mb的“與非”閃速存儲器如圖3所�。表5給出�64Mb閃速存儲器的性能�

  �5 64Mb“與非”閃速存儲器的主要性能

64Mb“與非”閃速存儲器的主要性能

  4 閃速存儲器中的誤差校正(ECC)技�(shù)

  在閃速存儲器�,用浮柵上電荷的多少來代表邏輯�0”和邏輯�1�。在擦除和編程過程中,由于隧道氧化層中存在高能電子的注入和發(fā)射,會帶來缺陷和陷阱的產(chǎn)�。存儲在浮柵上的電子會通過隧道氧化層的缺陷和陷阱泄�。在讀出時,由于VCC加到控制�,浮柵慢慢地收集電子。電子的泄漏和收集引起了存儲晶體管閾值電壓的減少或增�,并且可能引起隨機位失效�

  閃速存儲器系統(tǒng)必須保證即使在經(jīng)�105�106次擦寫后存儲的數(shù)�(jù)仍然能保�10�。通常用誤差校正技�(shù)來提高閃速存儲器的可靠性。在ATA卡中,采用閃速控制器,包括ATA接口來處理閃速芯片的讀�,如�4所示�

  近年�,不帶控制器的單閃速芯片的�(yīng)用市�,如私人�(shù)字助�(personaldigitalassistants,PDAs)、IC卡和�(shù)字攝象機等正在擴�,所以需要直接和CPU相連的閃速存儲器。盡管帶ECC的閃速存儲器芯片與不帶ECC的閃速存儲器芯片相比,芯片面積增�10%,但其價格卻低�

  在閃速存儲器�,擦除操作以字組為單位進行,所以除了位出錯率外(一般要求出錯率低于10-15),還引入字組出錯�,即在一個字組中出現(xiàn)錯誤的概�。對�8kb,字組出錯率要求小于10-10�

  �6給出了并行ECC、串行ECC、壓縮ECC的芯片面積增加率、功耗和隨機存取時間的對�。在估算單元面積和功耗時,假定I/O�(shù)�(jù)長度�8�,存儲陣列靈敏度放大器占70%的芯片面積。芯片中ECC的數(shù)目為8,由10個校驗位而帶來的存儲單元、靈敏度放大器芯片面積的增加量為1.4�。假定在沒有ECC�,隨機存取時間為10us,對于一般平行處理ECC�10�200輸入端異或校正產(chǎn)生器�512�10輸入邏輯錯誤校正電路同時工作,在10ns的門延遲�(nèi)校正錯誤�,這樣增加的芯片面積為43%,峰值電流為600mA;對于一般串行處理ECC�8�522位寄存器在串行讀時都處于工作狀�(tài),所以平均電流增大到50mA;雖然存儲時間增�1.5�,但增加的芯片面積僅為串行ECC�2/17,而且功耗電流壓縮到11mA�

  �7給出了累計字組出錯率與擦寫周期的�(guān)系。實線和虛線分別表示帶ECC和不帶ECC電路的字組出錯率。如果字組的大小�8kb(包括128個ECC�)。在沒有ECC�,當字組中出�(xiàn)錯誤�,該字組被認為是一個失效字組;當有ECC�,直到該字組的一個ECC字出�(xiàn)兩個錯誤時,該字組才被認為是出錯的。所以,�(jīng)�100萬次擦寫�,累計字組出錯率提高6個數(shù)量級�

  5 深亞微米閃速存儲器技�(shù)

  �(xiàn)在的閃速存儲器已發(fā)展到64Mb�128Mb。當工藝水平進一步發(fā)展時,商用閃速存儲器將發(fā)展到1/4微米時代,在這一時代,將面臨三個主要問��

  (1)存儲單元的進一步縮小將�(dǎo)致周邊電路設(shè)計規(guī)則的嚴重問題。采用快速存取的方法,在不增加靈敏度放大器面積的前提�,保持了較高的單元密�,所以被認為是解決這一問題的較好方��

  (2)在深亞微米閃速存儲器中,電源電壓已降�2.5V,器件的功耗進一步降�,其可靠性隨之提�。所以需要有一個精確的電壓�(chǎn)生器對存儲單元提供所需要的閾值電壓及較小的偏差�

  (3)由于容量將達�256Mb,大容量存儲單元將導(dǎo)致介�(zhì)膜特性的偏移,所以必須采用高可靠性的電路�(shè)計技�(shù)�

  5.1 壓縮的快速靈敏度放大�

  采用自對準工�,閃速存儲器的存儲單元尺寸已�4F×2F縮小�3F×2F(F為器件的特征尺寸),但是較小的單元面積將引起周邊電路設(shè)計規(guī)則的嚴重問題。通常�(shù)�(jù)鎖存器和帶位線差分對的靈敏度放大器合并在一�。如果將靈敏度放大器和鎖存器分開,并用四個晶體管將帶單邊位線的靈敏度放大器有選擇地連到四條位線,靈敏度放大器位于存儲單元陣列的兩側(cè),位線有選擇地連接到放大器中,這就放松了版圖的間距。鎖存電路可以對每一根位線工�,采用短溝道MOS管可減少鎖存器的面積。圖8給出�0.25um工藝版圖間距的比�。當帶位線對的靈敏度放大器位于被分割單元陣列的中�(通常�(shè)�)�,模擬放大器(3.7�4.25F)和數(shù)字鎖存電�(3.2F)中都不能將晶體管尺寸縮小�3F。當采用靈敏度放大器和鎖存器分開的方案時,靈敏度放大�(2.5�3F)和鎖存電�(2�3F)都可采用小間��

  5.2 �(nèi)部參考電壓電�

  �(yīng)用于CMOSLSI的參考電壓產(chǎn)生電路主要有E/D差分對、帶隙產(chǎn)生器和三阱雙極晶體管的動�(tài)帶隙�(chǎn)生器三種。表6給出了它們的對比�

  �6 CMOSLSI用參考電壓產(chǎn)生器對比

CMOSLSI用參考電壓產(chǎn)生器對比

  帶隙�(chǎn)生器的性能�(yōu)于基于E/DMOS管閾值之差的電壓電路,它的溫漂只有�0.4%,然而它需要較大的電源電壓(�3.3V),而且偏置電流�、工藝復(fù)�(BiCMOS)。負柵偏置的閃速存儲器需要三阱結(jié)�(gòu)容易實現(xiàn)fT�200�500MHz,hFE�50�100的雙極晶體管,這對于參考電壓產(chǎn)生器來說是足夠的。采用三阱雙極晶體管的動�(tài)帶隙�(chǎn)生器的主要特點是它在升高的電壓下工作,所以可在較低的電源電壓下得到較精確的參考電壓。采用動�(tài)操作還減少了偏置電流和芯片面��

  目前采用0.25um、三層多晶硅、一層硅化物、三層金屬工藝的128Mb閃速存儲器已經(jīng)報道,工作電壓為2.5V,存儲單元尺寸僅�0.4um2,典型字�(512個字節(jié))的擦除時間為1ms,字組編程時間為1ms,芯片面積為105mm2�

  6 閃速存儲器的應(yīng)用與市場分析

  1993�,世界閃速存儲器的銷售額�5.9億美��1997年為36.5億美元,�(yù)計到1998年為44.3億美�,在MOS存儲器市場中是增長最快的�

  閃速存儲器的主要應(yīng)用領(lǐng)域為計算�、通信、軍�/航天、商�(yè)、工�(yè)自動化等。在計算機方面的�(yīng)用越來越多,�1998年能占到64�,而在軍事/航天�(lǐng)域的�(yīng)用約�3%左��

  由于閃速存儲器潛在的優(yōu)�,它在正在到來的nomadiccomputing�(lǐng)域起主要作用,它的作用也正從BIOS和CellorPhones到數(shù)字攝象機�

  7 �(jié)束語

  閃速存儲器�1987年問世,歷經(jīng)短短�10年時�,存儲容量已�256kb�(fā)展到128Mb,提高了500�;工藝水平從2um,經(jīng)�1um�0.6um�0.4um、發(fā)展到0.25um,縮小到1/8;單元面積從64um2縮小�0.4um2,其�(fā)展速度是十分驚人的�

  我國閃速存儲器的研究剛剛起步,目前仍停留在�(yù)研階�,正在進行0.8um單項工藝實驗和存儲單元的研究,應(yīng)加大這方面的投入,縮小與國外的差��

維庫電子�,電子知�,一查百��

已收錄詞�154317

万全�| 墨脱�| 自贡�| 内丘�| 库伦�| 岳普湖县| 横山�| 襄汾�| 蒙阴�| 商城�| 泰宁�| 黄骅�| 林周�| 天全�| 台北�| 南投�| 天等�| 金溪�| 辽阳�| 芦山�| 徐州�| 东兴�| 黑水�| 湘阴�| 武鸣�| 萨嘎�| 旺苍�| 噶尔�| 齐齐哈尔�| 弥渡�| 锡林浩特�| 邳州�| 汝阳�| 徐水�| 霞浦�| 马公�| 淮滨�| 筠连�| 叶城�| 通许�| 青田�|