IP核是指用于產(chǎn)品應(yīng)用專用集成電路(ASIC)或者可編輯邏輯器件(FPGA)的邏輯塊或�(shù)�(jù)�。將一些在�(shù)字電路中常用但比較復(fù)雜的功能塊,如FIR濾波�,SDRAM控制�,PCI接口等等�(shè)計成可修改參�(shù)的模�,讓其他用戶可以直接�(diào)用這些模塊,避免重�(fù)勞動,這樣就大大減輕了工程師的�(fù)�(dān)。隨著CPLD/FPGA的規(guī)模越來越大,�(shè)計越來越�(fù)�,使用IP核是一個發(fā)展趨勀�
IP核的知識�(chǎn)�(quán)核心分為三大種類:硬�,中核和軟核。硬件中心是知識�(chǎn)�(quán)�(gòu)思的物質(zhì)表現(xiàn)。這些利于即插即用�(yīng)用軟件并且比其它兩種類型核的輕便性和靈活性要�。像硬核一�,中核(有時候也稱為半硬核)可以攜帶許多配置�(shù)�(jù),而且可以配置許多不同的應(yīng)用軟件。三者之中最有靈活性的就是軟核�,它存在于任何一個網(wǎng)�(luò)列表(一列邏輯門位和互相連接而成的集成電路)或者硬件描述語言(HDL)代碼中�
軟IP�(nèi)核通常是用某種HDL文本提交用戶,它已經(jīng)過行為級�(shè)計優(yōu)化和功能驗證,但其中不含有任何具體的物理信息。據(jù)�,用戶可以綜合出正確的門電路級網(wǎng)�,并可以�(jìn)行后�(xù)�(jié)�(gòu)�(shè)�,具有的靈活�,可以很容易地借助于EDA綜合工具與其他外部邏輯電路結(jié)合成一�,根�(jù)各種不同的半�(dǎo)體工�,設(shè)計成具有不同性能的器�??梢陨唐坊能汭P�(nèi)核一般電路結(jié)�(gòu)總門�(shù)都在5000門以上。但�,如果后�(xù)�(shè)計不�(dāng),有可能�(dǎo)致整個結(jié)果失�。軟IP�(nèi)核又稱作虛擬器件�
硬IP�(nèi)核是基于某種半導(dǎo)體工藝的物理�(shè)�,已有固定的�?fù)洳季趾途唧w工藝,并已經(jīng)過工藝驗證,具有可保證的性能。其提供給用戶的形式是電路物理結(jié)�(gòu)掩模版圖和全套工藝文件,是可以拿來就用的全套技�(shù)�
固IP�(nèi)核的�(shè)計深度則是介于軟IP�(nèi)核和硬IP�(nèi)核之�,除了完成硬IP�(nèi)核所有的�(shè)計外,還完成了門電路級綜合和時序仿真等設(shè)計環(huán)節(jié)。一般以門電路級網(wǎng)表形式提交用戶使��
為了使IP 核集成更快�、更方便,縮短�(jìn)入市場的時間,迫切需要一種標(biāo)�(zhǔn)的互�(lián)方案,在這一背景下產(chǎn)生的片上總線OCB(on-chip bus)技�(shù)。目前,基于IP 核互連的總線�(jié)�(gòu)較有影響力的有三種:IBM公司的Core Connect,ARM 公司的AMBA(Advanced MicrocontrollerBusArchitecture)和SilicoreCorp公司的Wishbone�
1.CoreConnect 總線IBM 公司的CoreConnect 總線提供了三種基本結(jié)�(gòu):處理器�(nèi)部總線PLB(Processor Local Bus)、片上外圍總線OPB(On-ChipPeripheral Bus)和�(shè)備控制總線DCR(Device Control Register��
(1) PLB �(biāo)�(zhǔn)是為總線傳輸?shù)闹饕l(fā)出者和接受者之間提供高帶寬、低延遲的連接。其主要特征為: 高性能處理器內(nèi)部總��
交疊的讀和寫功能(最快每周期兩次傳輸); 支持分段傳輸� 讀和寫分開� 32�64 位數(shù)�(jù)總線� 32 位地址空間� 支持16�64 字節(jié)突發(fā)傳輸模式� 4 級仲裁優(yōu)先權(quán)� 特殊DMA(Direct Memory Access)模��
(2) OPB �(biāo)�(zhǔn)為連接具有不同的總線寬度及時序要求的外�(shè)和內(nèi)存提供了一條途徑,并盡量減小對PLB 性能的影�。其主要特性如下: 片上外圍總線、支持多個主�(shè)�� 32 位地址空間� 讀和寫�(shù)�(jù)總線分開� 8�32 位數(shù)�(jù)總線� 動態(tài)總線寬度� 支持重試模式(如果主�(shè)備要求的從設(shè)備忙,主�(shè)備隔一段時間再次請求)� 支持突發(fā)(burst)傳輸模�� 支持DMA�
(2) DCR 是用來規(guī)范CPU 通用寄存器設(shè)�,控制寄存器之間傳輸�(shù)�(jù)。DCR 總線在內(nèi)存地址映射中取消了配置寄存�,減少取操作,增加處理器�(nèi)部總線的帶寬。其主要特征如下� 10 位地址總線� 32 位數(shù)�(jù)總線� 同步和異步的傳輸� 分布式結(jié)�(gòu)�
CoreConnect 擁有完備的一整套技�(shù)文檔,在技�(shù)上可行性較強,可以�(yīng)用在類似于工作站這樣的高性能系統(tǒng)的連接,對于簡單的嵌入式應(yīng)用來說可能有點太�(fù)�,提供的許多特性無法用��
2.AMBA 總線AMBA 總線體系�(jié)�(gòu)定義�2 種總線:AHB(Advanced High-performanceSOC �(shè)計初級培�(xùn)(Bus)和APB(Advance Peripheral Bus),如圖1-2 所�。圖1-2 AMBA 總線體系�(jié)�(gòu)(1) AHB 主要用于連接高性能、高吞吐率的�(shè)�,完成ARM 芯核與CPU外圍部分例如存儲通道控制�,DMA 控制器,SPI 接口等的整合。它的主要特性包括: 多控制器� 分段傳輸� 單周期總線控制權(quán)移交� 32�128 位總線寬� 包含一種訪問保護機�,用來區(qū)別特�(quán)訪問和無特權(quán)訪問模式,或指令和數(shù)�(jù)提取等; 突發(fā)傳輸模式�16 節(jié)� 訪問空間限制�32 位;
支持仲裁、REQ、GNT 和LOCK� 支持字節(jié)、半字和字傳��
(2) APB 是專為降低功耗以及接口復(fù)雜性而設(shè)計的外圍互聯(lián)總線,它常被用于連接一些低帶寬、低速傳�?shù)耐庠O(shè),主要特征如下: 低性能、低功率外圍總線� 單控制器� 32 位地址空間� 32 位數(shù)�(jù)總線� 分開讀和寫�(shù)�(jù)總線�
3.Wishbone 總線Wishbone 總線是Silicore 公司推出的片上總線協(xié)議。它的結(jié)�(gòu)極其簡單、靈活,又完全公�、完全免�,獲得眾多支持。主要特征如下: 所有應(yīng)用使用一個總線體系結(jié)�(gòu)� 支持多控制器� 64 位地址空間� 8�64 位數(shù)�(jù)總線(可擴展�� 單周期讀和寫� 支持重試� 支持�(nèi)存映�,F(xiàn)IFO(FISRT IN FIRSTO U T )和十字互連接口; 由終端用戶定義仲裁方�。同�2 種總線結(jié)�(gòu)相比,Wishbone 只定義了一種高速總�,在既需要高速總線又需要低速總線的系統(tǒng)�,使用兩個Wishbone 接口,比起設(shè)計兩個不同的接口要簡單些�
4.Avalon 總線這里,再介紹下將要用到的Avalon 總線。Avalon 總線�(fā)布于2000 年的秋天,是Altera 公司針對FPGAs 而設(shè)計的一種SOPC 接口�(biāo)�(zhǔn)。它提供了各�(shè)備之間連接的接�,可以用于片上處理器和外�(shè)之間的連接。Avalon 總線具有支持SOPC,結(jié)�(gòu)簡單和可參數(shù)化配置等特點。主要特征如下: 32 位地址空間,共�4Gbytes� 所有Avalon 總線信號都是和Avalon 總線時鐘同步�,這種�(shè)計簡化了Avalon 總線的時序行�,便于和高速外�(shè)的連接� 地址、數(shù)�(jù)和控制信號使用獨立的端口,以簡化外設(shè)的設(shè)計; Avalon 總線自動為所有外�(shè)�(chǎn)生片選信�,簡化了Avalon 總線外設(shè)的設(shè)�� 支持多主�(shè)備結(jié)�(gòu)。多個主�(shè)備可以共存于Avalon 總線之中,Avalon 總線會自動產(chǎn)生仲裁邏�� 基于�?qū)У呐渲谩S脩艨梢允褂脠D形化的向?qū)砼渲肁valon 總線的相�(guān)參數(shù)� 動態(tài)的總線寬�。Avalon 總線會自動處理不同位寬設(shè)備間的信SOC �(shè)計初級培�(xùn)號,使不同位寬的�(shè)備可以順利通訊�
眾多的IP 提供商包括純IP 提供�、設(shè)計服�(wù)公司等都可以向設(shè)計者提供各種各樣的IP 核。目�,比較著名的IP 提供商包括ARM、Rambus、Synopsys、TTPCom、ParthusCeva�
Virage Logic、Artisan、MIPS、Mentor 和Mosys 等公�。ARM 作為�(yè)�(nèi)�32 位嵌入式RISC(Reduced Instruction Set Computer CPU)微處理器解決方案供應(yīng)商,�1990 年正式成立以�,發(fā)展迅速。下面就以ARM 公司為例,�(jìn)行介�。ARM 的IP 核技�(shù)包括芯片�(nèi)核、結(jié)�(gòu)延伸、軟件開�(fā)工具和片上系�(tǒng)解決方案,具有功耗低、性能�、成本低等特�。適用于多種�(lǐng)域,ARM 的用戶遍及多個行�(yè),包括:汽車、消�、娛樂、成�、工�(yè)、控制、網(wǎng)�(luò)、存儲、安保和無線�(yīng)�。ARM 公司的“chipless”模式非常獨�,它從不直接介入芯片的生�(chǎn)和銷售領(lǐng)�,而是一直以IP 提供者的身份向各大半�(dǎo)體制造商出售知識�(chǎn)�(quán)。這種獨特的模�,使�(shè)計公司、OEM、軟件及工具開發(fā)公司及制造公司都與ARM�(jié)成了合作伙伴�(guān)系,使其半導(dǎo)體行�(yè)�(chǎn)�(yè)鏈上游的上游,成為許多全球性RISC �(biāo)�(zhǔn)�。目�,采用ARM 公司IP 核的半導(dǎo)體公司已多達(dá)103 �,包括Intel、TI、Motorola、ST、IBM、ADI、美國國家半�(dǎo)�、Infineon、NEC、LSI 等半�(dǎo)體巨�,RTOS 軟件廠商超過50 家如微軟、WindRiver 等公�,EDA工具廠商超過30 家如Cadence、Synopsys �。ARM 處理器核�(dāng)前有6 個系列產(chǎn)品ARM7,ARM9,ARM9E,ARM10E,SecurCore 以及ARM11 系列。�(jìn)一步還包括與其合作伙伴一同研�(fā)的產(chǎn)品,如Intel XScale 微體系結(jié)�(gòu)和StrongARM �(chǎn)品。其中每一類又根據(jù)其包含的不同功能模塊而分成多種型�。在ARM �(nèi)核中常用的四個模塊分別用T、D、M 和I 來表示,它們可供生�(chǎn)廠商根據(jù)不同用戶的需求來選擇配置�
(1) T 表示Thumb,該�(nèi)核可�16 位指令集擴充�32 位ARM 指令集�
(2) D 表示Debug,該�(nèi)核中包含可用于調(diào)試的�(jié)�(gòu),通常為一個邊界掃描鏈JTAG,以便�(jìn)入CPU �(diào)試模式,從而�(jìn)行斷點設(shè)�、單步調(diào)試等工作�
(3) M 表示Multiplier,是8 位乘法器�
(4) I 表示Embedded ICE Logic,包含用于實�(xiàn)斷點觀測及變量觀測的邏輯電路,其中的TAP 控制器可接入到邊界掃描鏈�
1.ARM7
ARM7采用ARMV4T�(jié)�(gòu),分為三級流水,空間�(tǒng)一的指令與�(shù)�(jù)Cache,平均功耗為0.6mW/MHz,時鐘速度�20MHz�133MHz,每條指令平均需�1.9 個時鐘周�,處理速度�0.9MIPS/MHz。其中的ARM710,ARM720 和ARM740 為內(nèi)帶Cache 的ARM �。ARM 7 的運算速度一般為150DMIPS。ARM7 是小�、快�、低能�、集成式RISC �(nèi)�,廣泛應(yīng)用于手持式計�、數(shù)�(jù)通信和消費類多媒��
2.ARM9
ARM9 采用ARMV4T �(jié)�(gòu),采用五級流水處理以及分離的Cache �(jié)�(gòu),平均功耗為0.7mW/MHz。時鐘速度�100MHz�233MHz,每條指令平均需�1.5 個時鐘周�,處理速度�1.1MIPS/MHz。其�,ARM920、ARM940 和ARM9E 為含Cache 的CPU �。性能�132MIPS�120MHz 時鐘�3.3V 供)�220MIPS�200MHz 時鐘�。ARM 9 的運算速度一般為300DMIPS。ARM9 是低價、低能�、高性能系統(tǒng)微處理器,配有Cache、內(nèi)存管理和寫緩�。多�(yīng)用于引擎管理、保安系�(tǒng)、頂置盒、便攜計算機和打印機�
ARM9E �(yīng)該屬于ARM10 系列,它也采用了ARMV5TE �(jié)�(gòu),其性能得到了大大提�。其中,ARM968E-S(tm)是ARM9E 系列的產(chǎn)�,它同時也是ARM9E 系列�(nèi)核中最小的、功耗的�(chǎn)�,可以為�(wǎng)�(luò)、汽�、電子消費娛樂品、無線方案等提供理想的技�(shù)方案。ARM968E-S �(nèi)核含有低延遲的AMBA(tm) AHB-lite 總線接口,內(nèi)核與DMA 時鐘分離� 在閑置狀�(tài)下的功耗更�。ARM968E-S �(nèi)核比ARM966E-S(tm)�(nèi)核的面積�20�,功耗至少降�10�。延長了電池使用壽命�
3.ARM10
ARM10 采用ARMV5TE �(jié)�(gòu),采用六級流水處�,指令與�(shù)�(jù)分離的Cache �(jié)�(gòu)。時鐘速度�300MHz,每條指令平均需�1.2 個周�。其中ARM1020 為帶Cache 的版�。ARM 10 的運算速度一般為500DMIPS。ARM10 速度�,能夠支持多種商用操作系�(tǒng),適用于高性能手持式因特網(wǎng)�(shè)備及�(shù)字式消費類產(chǎn)��
3.ARM11
ARM11 采用ARMV6 �(jié)�(gòu),采�8 級流水處�,動�(tài)分支�(yù)測與返回堆棧。ARM11 的時鐘速度�(dá)�550MHz,采用了0.13 微米的工藝技�(shù),支持IEM技�(shù),可以大大減少功�。ARM 11 的運算速度一般為1000DMIPS。ARM還發(fā)布了四個新的ARM11 系列微處理器�(nèi)核(ARM1156T2-S �(nèi)�、ARM1156T2F-S �(nèi)�、ARM1176JZ-S �(nèi)核和ARM11JZF-S �(nèi)核)、應(yīng)用ARM1176JZ-S 和ARM11JZF-S �(nèi)核系列的PrimeXsys 平臺、相�(guān)的CoreSight技�(shù)�
ARM1156T2-S 和ARM1156T2F-S 是首批含有ARM Thumb-2 �(nèi)核技�(shù)的產(chǎn)�,主要用于多種深嵌入式存儲器、汽車網(wǎng)�(luò)和成像應(yīng)用產(chǎn)�,提供了更高的CPU 性能和吞吐量,并增加了許多特殊功�,可解決新一代裝置的�(shè)計難題。它們采用AMBA 3.0 AXI 總線�(biāo)�(zhǔn),可滿足高性能系統(tǒng)的大量數(shù)�(jù)存取需�。Thumb-2 �(nèi)核技�(shù)�(jié)合了16 位�32 位指令集體系�(jié)�(gòu),提供更低的功耗、更高的性能、更短的編碼,該技�(shù)提供的軟件技�(shù)方案較現(xiàn)用的ARM 技�(shù)方案減少使用26%的存儲空間、較�(xiàn)用的Thumb 技�(shù)方案增�25�。ARM1176JZ-S 和ARM1176JZF-S �(nèi)核是首批以ARM TrustZone 技�(shù)實現(xiàn)手持裝置和費電子裝置中公開操作系�(tǒng)的超強安全性的�(chǎn)�,同時也是首次對可節(jié)約高�(dá)75%處理器功耗的ARM 智能能量管理(ARM Intelligent Energy Manager)�(jìn)行一體化支持。主要為服務(wù)供應(yīng)商和運營商所提供的新一代消費電子裝置的電子商務(wù)和安全的�(wǎng)�(luò)下載提供支持�
4.StrongARM
StrongARM 處理器采用ARMV4T 的五級流水結(jié)�(gòu),性能較高。它最初是與DEC �(lián)合研制的,后來授�(quán)給Intel,Intel 公司用SA110 命名該通用嵌入式標(biāo)�(zhǔn)處理�。該系列還包括SA1100 PDA 系統(tǒng)芯片和SA1500 多媒體處理器芯片。ARM 芯片的選擇要根據(jù)實際需求而定。例�,如果希望使用WinCE 或Linux 等操作系�(tǒng)以減少軟件開�(fā)時間,就需要選擇ARM720T 以上帶有MMU(memory management unit)功能的ARM 芯片,ARM720T、StrongARM、ARM920T、ARM922T、ARM946T 都帶有MMU 功能。而ARM7TDMI 沒有MMU,不支持Windows CE 和大部分的Linux,但目前有uCLinux 等少�(shù)幾種Linux 不需要MMU 的支��
維庫電子通,電子知識,一查百��
已收錄詞�154028�