IP(Intellectual Property)內(nèi)核模塊是一種預(yù)先設(shè)�(jì)好的甚至已經(jīng)過驗(yàn)證的具有某種確定功能�集成電路、器件或部件。供芯片�(shè)�(jì)人員裝配或集成選��
IP�(nèi)核模塊有3 種不同形式:軟IP �(soft IP core)、固IP �(firm IP core)和硬IP �(hard IP core)�
1.軟IP �
軟IP 核主要是基于IP 模塊功能的描述。它在抽象的較高層次上對(duì)IP 的功能�(jìn)行描�,并且已�(jīng)過行為級(jí)�(shè)�(jì)�(yōu)化和功能�(yàn)�。它通常以HDL 文檔的形式提交給用戶,文檔中一般包括邏輯描�、網(wǎng)�,以及一些可以用于測(cè)�,但不能物理�(shí)�(xiàn)的文件。使用軟IP,用戶可以綜合出正確的門電路�(jí)�(wǎng)�,�(jìn)行后�(xù)�(jié)�(gòu)�(shè)�(jì),并借助EDA 綜合工具與其他外部邏輯電路結(jié)合成一�,設(shè)�(jì)出需要的器件。雖�,軟IP 的靈活性大,可移植性好,但同硬IP 相比,因?yàn)樗缓腥魏尉唧w的物理信息,所以如果后�(xù)�(shè)�(jì)不當(dāng),很可能�(dǎo)致設(shè)�(jì)失敗。另外,后續(xù)的布局布線工作也將花費(fèi)大量的時(shí)��
2.硬IP
核硬IP 核主要是基于IP 模塊物理�(jié)�(gòu)的描述。它提供給用戶的形式是電路物理結(jié)�(gòu)掩模版圖和全套工藝文�,是可以拿來就用的全套技�(shù)。其�(yōu)�(diǎn)�,完成了全部的前端和后端�(shè)�(jì),已有固定的電路布局局和具體工藝,可以確保性能,并縮短SoC 的設(shè)�(jì)�(shí)�。但�?yàn)槠潆娐凡季趾凸に囀枪潭ǖ模瑫r(shí)也導(dǎo)致了靈活性較�,難以移植到不同的加工工藝�
3�固IP �
固IP 核主要是基于IP 模塊�(jié)�(gòu)的描�,可以理解為介于硬IP 和軟IP 之間的IP �。固IP 一般以門電路�(jí)�(wǎng)表和�(duì)�(yīng)具體工藝�(wǎng)表的混合形式提交用戶使用。以便用戶根�(jù)需要�(jìn)行修改,使它適合某種可實(shí)�(xiàn)的工藝流�。近年來電子�(chǎn)品的更新?lián)Q代周期不斷縮�,而系�(tǒng)芯片的復(fù)雜程度卻在增�(zhǎng),為了緩和這一矛盾,SoC �(shè)�(jì)普遍采用基于IP 模塊的設(shè)�(jì)方法。因?yàn)镮P模塊是預(yù)先設(shè)�(jì)好的,并通過了驗(yàn)�,設(shè)�(jì)者可以把注意力集中于整�(gè)系統(tǒng),而不必考慮各�(gè)模塊的正確性和性能,這除了能縮短SoC 芯片�(shè)�(jì)的時(shí)間外,還能降低設(shè)�(jì)和制造成�,提高可靠性。IP 重用技�(shù)使芯片設(shè)�(jì)從以硬件為中�,逐漸�(zhuǎn)向以軟件為中�,從門�(jí)的設(shè)�(jì),轉(zhuǎn)向IP 模塊和IP 接口�(jí)的設(shè)�(jì)�
理論�,IP 模塊的出�(xiàn)可以減少研發(fā)成本,降低研�(fā)�(shí)�,可適度節(jié)省成�。不�,在�(shí)際應(yīng)用中,由于芯片結(jié)�(gòu)的復(fù)雜性增�(qiáng),也有可能導(dǎo)致測(cè)試成本增�,及生產(chǎn)成品率下�。雖�,使用基于IP 模塊的設(shè)�(jì)方法可以�(jiǎn)化系�(tǒng)�(shè)�(jì),縮短設(shè)�(jì)�(shí)�,但隨著SoC �(fù)雜性的提高和設(shè)�(jì)周期的�(jìn)一步縮�,也為IP 模塊的重用帶來了許多問題�
(1) 要將IP 模塊集成到SoC 中,要求�(shè)�(jì)者完全理解復(fù)雜IP 模塊的功�、接口和電氣特性,如微處理�、存�(chǔ)器控制器、總線仲裁器��
(2) 隨著系統(tǒng)的復(fù)雜性的提高,要得到完全吻合的時(shí)序也越來越困�。即使每�(gè)IP 模塊的布局是預(yù)先定義的,但把它們集成在一起仍�(huì)�(chǎn)生一些不可預(yù)見的問題,如噪聲,這些�(duì)系統(tǒng)的性能有很大的影響。IP 模塊的標(biāo)�(zhǔn)化可以在一定程度上解決上述問題。過�,各�(gè)芯片�(shè)�(jì)公司、IP 廠商和EDA 公司以自己內(nèi)部的�(guī)范作為設(shè)�(jì)�(biāo)�(zhǔn),但隨著SoC �(shè)�(jì)的中心向用戶端的�(zhuǎn)移,IP 模塊的廣泛使�,以及越來越多EDA 工具的出�(xiàn),這些�(nèi)部標(biāo)�(zhǔn)已經(jīng)無法適應(yīng)SoC �(shè)�(jì)的需��
為了解決IP 模塊的接口和通信�(xié)議問�,SoC 的主要供�(yīng)商開�(fā)了自己的SoC 片上總線�(jié)�(gòu)�(biāo)�(zhǔn),如IBM 的Core Connect 和ARM 的AMBA,這些總線�(jié)�(gòu)通常與一�(gè)處理器體系結(jié)�(gòu)相關(guān)�(lián),如PowerPC 或ARM。對(duì)公共通信原理、公共設(shè)�(jì)格式以及�(shè)�(jì)�(zhì)量測(cè)量和保證的統(tǒng)一方法的需求推�(dòng)了SoC �(biāo)�(zhǔn)化的�(fā)�。所�,國際上出現(xiàn)了多�(gè)類似VSIA 這樣的SoC�(biāo)�(zhǔn)化組織,VSIA �1996 年成�,目前有200 多�(gè)成員,其目標(biāo)是建立統(tǒng)一的系�(tǒng)�(jí)芯片�(yè)的目�(biāo)和技�(shù)�(biāo)�(zhǔn),通過�(guī)定開放標(biāo)�(zhǔn),方便不同IP 模塊的集��
維庫電子通,電子知識(shí),一查百��
已收錄詞�153979�(gè)