金屬-氧化�-半導(dǎo)�-�(chǎng)�晶體管,�(jiǎn)稱全氧半�(chǎng)�晶體�(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)是一種可以廣泛使用在類比電路與數(shù)位電路的�(chǎng)效晶體管(field-effect transistor�。MOSFET依照其“通道”的極性不同,可分為n-type與p-type的MOSFET,通常又稱為NMOSFET與PMOSFET,其他簡(jiǎn)稱尚包括NMOS FET、PMOS FET、nMOSFET、pMOSFET��
要使增強(qiáng)型N溝道MOSFET工作,要在G、S之間加正電壓VGS及在D、S之間加正電壓VDS,則�(chǎn)生正向工作電流ID。改變VGS的電壓可控制工作電流ID。如�3所示(上面�)�
若先不接VGS(即VGS�0),在D與S極之間加一正電壓VDS,漏極D與襯底之間的PN�(jié)處于反向,因此漏源之間不能導(dǎo)�。如果在柵極G與源極S之間加一電壓VGS。此�(shí)可以將柵極與襯底看作電容器的兩�(gè)極板,而氧化物絕緣層作為電容器的介�(zhì)。當(dāng)加上VGS�(shí),在絕緣層和柵極界面上感�(yīng)出正電荷,而在絕緣層和P型襯底界面上感應(yīng)出負(fù)電荷(如圖3)。這層感應(yīng)的負(fù)電荷和P型襯底中的多�(shù)載流�(空穴)的極性相反,所以稱為“反型層�,這反型層有可能將漏與源的兩N型區(qū)連接起來(lái)形成�(dǎo)電溝�。當(dāng)VGS電壓太低�(shí),感�(yīng)出來(lái)的負(fù)電荷較少,它將被P型襯底中的空穴中�,因此在這種情況�(shí),漏源之間仍然無(wú)電流ID。當(dāng)VGS增加到一定值時(shí),其感應(yīng)的負(fù)電荷把兩�(gè)分離的N區(qū)溝通形成N溝道,這�(gè)臨界電壓稱為�(kāi)啟電�(或稱閾值電�、門限電�),用符號(hào)VT表示(一般規(guī)定在ID�10uA�(shí)的VGS作為VT)。當(dāng)VGS繼續(xù)增大,負(fù)電荷增加,導(dǎo)電溝道擴(kuò)大,電阻降低,ID也隨之增�,并且呈較好線性關(guān)�,如�4所�。此曲線稱為�(zhuǎn)換特�。因此在一定范圍內(nèi)可以�(rèn)為,改變VGS�(lái)控制漏源之間的電�,達(dá)到控制ID的作�。由于這種�(jié)�(gòu)在VGS�0�(shí),ID�0,稱這種MOSFET為增�(qiáng)型。另一類MOSFET,在VGS�0�(shí)也有一定的ID(稱為IDSS),這種MOSFET稱為耗盡�。它的結(jié)�(gòu)如圖5所�,它的轉(zhuǎn)移特性如�6所�。VP為夾斷電�(ID�0)�
耗盡型與增強(qiáng)型主要區(qū)別是在制造SiO2絕緣層中有大量的正離�,使在P型襯底的界面上感�(yīng)出較多的�(fù)電荷,即在兩�(gè)N型區(qū)中間的P型硅�(nèi)形成一N型硅薄層而形成一�(dǎo)電溝�,所以在VGS�0�(shí),有VDS作用�(shí)也有一定的ID(IDSS);當(dāng)VGS有電壓時(shí)(可以是正電壓或負(fù)電壓),改變感�(yīng)的負(fù)電荷�(shù)�,從而改變ID的大小。VP為ID�0�(shí)�-VGS,稱為夾斷電��
�1是典型平面N溝道增強(qiáng)型MOSFET的剖面圖。它用一塊P型硅半導(dǎo)體材料作襯底(圖la),在其面上擴(kuò)散了兩�(gè)N型區(qū)(圖lb),再在上面覆蓋一層二氧化�(SiQ2)絕緣�(圖lc),在N區(qū)上方用腐蝕的方法做成兩�(gè)�,用金屬化的方法分別在絕緣層上及兩�(gè)孔內(nèi)做成三�(gè)電極:G(柵極)、S(源極)及D(漏極),如�1d所�� 從圖1中可以看出柵極G與漏極D及源極S是絕緣的,D與S之間有兩�(gè)PN�(jié)。一般情況下,襯底與源極在內(nèi)部連接在一��
�1是N溝道增強(qiáng)型MOSFET的基本結(jié)�(gòu)圖。為了改善某些參�(shù)的特�,如提高工作電流、提高工作電�、降低導(dǎo)通電阻、提高開(kāi)�(guān)特性等有不同的�(jié)�(gòu)及工�,構(gòu)成所謂VMOS、DMOS、TMOS等結(jié)�(gòu)。圖2是一種N溝道增強(qiáng)型功率MOSFET的結(jié)�(gòu)�。雖然有不同的結(jié)�(gòu),但其工作原理是相同的,這里就不一一介紹��
目前的角度來(lái)看MOSFET的命�,事�(shí)上會(huì)讓人得到�(cuò)誤的印象。因?yàn)镸OSFET里代表“metal”的�(gè)字母M在當(dāng)下大部分同類的元件里是不存在的。早期MOSFET的柵極(gate electrode)使用金屬作為其材料,但隨著半導(dǎo)體技�(shù)的�(jìn)�,現(xiàn)代的MOSFET柵極早已用多晶硅取代了金��
MOSFET在概念上屬于“絕緣柵極場(chǎng)效晶體管”(Insulated-Gate Field Effect Transistor, IGFET),而IGFET的柵極絕緣層有可能是其他物質(zhì)而非MOSFET使用的氧化層。有些人在提到擁有多晶硅柵極的場(chǎng)效晶體管元件�(shí)比較喜歡用IGFET,但是這些IGFET多半指的是MOSFET� MOSFET里的氧化層位于其通道上方,依照其操作電壓的不�,這層氧化物的厚度僅有�(shù)十至�(shù)百埃�Å)不�,通常材料是二氧化硅(silicon dioxide, SiO2�,不�(guò)有些新的�(jìn)階制程已�(jīng)可以使用如氮氧化硅(silicon oxynitride, SiON)做為氧化層之用� 今日半導(dǎo)體元件的材料通常以硅(silicon)為,但是也有些半導(dǎo)體公司發(fā)展出使用其他半導(dǎo)體材料的制程,當(dāng)中最的例如IBM使用硅與鍺(germanium)的混合物所�(fā)展的硅鍺制程(silicon-germanium process, SiGe process�。而可惜的是很多擁有良好電性的半導(dǎo)體材料,如砷化鎵(gallium arsenide, GaAs�,因?yàn)闊o(wú)法在表面�(zhǎng)出品�(zhì)夠好的氧化層,所以無(wú)法用�(lái)制造MOSFET元件� �(dāng)一�(gè)夠大的電位差施于MOSFET的柵極與源極(source)之間時(shí),電�(chǎng)�(huì)在氧化層下方的半�(dǎo)體表面形成感�(yīng)電荷,而這時(shí)所謂的“反型層”(inversion channel)就�(huì)形成。通道的極性與其漏極(drain)與源極相同,假�(shè)漏極和源極是n-type,那么通道也會(huì)是n-type。通道形成�,MOSFET即可讓電流通過(guò),而依�(jù)施于柵極的電壓值不同,可由MOSFET的通道流過(guò)的電流大小亦�(huì)受其控制而改�� 電路符號(hào) 常用于MOSFET的電路符�(hào)有很多種變化,最常見(jiàn)的設(shè)�(jì)是以一條直線代表通道,兩條和通道垂直的線代表源極與漏�,左方和通道平行而且較短的線代表柵極,如下圖所�。有�(shí)也會(huì)將代表通道的直線以破折線代替,以區(qū)分增�(qiáng)型MOSFET(enhancement mode MOSFET)或是耗盡型MOSFET(depletion mode MOSFET�� 由于積體電路芯片上的MOSFET為四端元件,所以除了柵�、源極、漏極外,尚有一基極(Bulk或是Body)。MOSFET電路符號(hào)�,從通道往右延伸的箭號(hào)方向則可表示此元件為n-type或是p-type的MOSFET。箭頭方向永�(yuǎn)從P端指向N�,所以箭頭從通道指向基極端的為p-type的MOSFET,或�(jiǎn)稱PMOS(代表此元件的通道為p-type�;反之若箭頭從基極指向通道,則代表基極為p-type,而通道為n-type,此元件為n-type的MOSFET,簡(jiǎn)稱NMOS。在一般分布式MOSFET元件(discrete device)中,通常把基極和源極接在一�,故分布式MOSFET通常為三端元�。而在積體電路中的MOSFET通常�?yàn)槭褂猛粋€(gè)基極(common bulk�,所以不�(biāo)示出基極的極�,而在PMOS的柵極端多加一�(gè)圓圈以示區(qū)別� MOSFET的操作原� MOSFET的核心:金屬—氧化層—半�(dǎo)體電� 金屬—氧化層—半�(dǎo)體結(jié)�(gòu)MOSFET在結(jié)�(gòu)上以一�(gè)金屬—氧化層—半�(dǎo)體的電容為核心(如前所�,今日的MOSFET多半以多晶硅取代金屬作為其柵極材料),氧化層的材料多半是二氧化硅,其下是作為基極的硅,而其上則是作為柵極的多晶�。這樣子的�(jié)�(gòu)正好等于一�(gè)電容器(capacitor�,氧化層扮演電容器中介電�(zhì)(dielectric material)的角色,而電容值由氧化層的厚度與二氧化硅的介電常數(shù)(dielectric constant)來(lái)決定。柵極多晶硅與基極的硅則成為MOS電容的兩�(gè)端點(diǎn)� �(dāng)一�(gè)電壓施加在MOS電容的兩端時(shí),半�(dǎo)體的電荷分布也會(huì)跟著改變。考慮一�(gè)p-type的半�(dǎo)體(電洞濃度為NA)形成的MOS電容,當(dāng)一�(gè)正的電壓VGB施加在柵極與基極端(如圖)時(shí),電洞的濃度�(huì)減少,電子的濃度�(huì)增加。當(dāng)VGB夠強(qiáng)�(shí),接近柵極端的電子濃度會(huì)超過(guò)電洞。這�(gè)在p-type半導(dǎo)體中,電子濃度(帶負(fù)電荷)超�(guò)電洞(帶正電荷)濃度的區(qū)域,便是所謂的反轉(zhuǎn)層(inversion layer�� MOS電容的特性決定了MOSFET的操作特性,但是一�(gè)完整的MOSFET�(jié)�(gòu)還需要一�(gè)提供多數(shù)載子(majority carrier)的源極以及接受這些多數(shù)載子的漏�� MOSFET的結(jié)�(gòu) 一�(gè)NMOS晶體管的立體截面圖左圖是一�(gè)n-type MOSFET(以下簡(jiǎn)稱NMOS)的截面�。如前所述,MOSFET的核心是位于中央的MOS電容,而左右兩�(cè)則是它的源極與漏�。源極與漏極的特性必須同為n-type(即NMOS)或是同為p-type(即PMOS�。右圖NMOS的源極與漏極上標(biāo)示的“N+”代表著兩�(gè)意義�(1)N代表?yè)诫s(doped)在源極與漏極區(qū)域的雜質(zhì)極性為N�(2)�+”代表這�(gè)區(qū)�?yàn)楦邠诫s濃度區(qū)域(heavily doped region�,也就是此區(qū)的電子濃度遠(yuǎn)高于其他區(qū)域。在源極與漏極之間被一�(gè)極性相反的區(qū)域隔�(kāi),也就是所謂的基極(或稱基體)區(qū)域。如果是NMOS,那么其基體區(qū)的摻雜就是p-type。反之對(duì)PMOS而言,基體應(yīng)該是n-type,而源極與漏極則為p-type(而且是重?fù)诫s的P+�?;w的摻雜濃度不需要如源極或漏極那么高,故在右圖中�(méi)有�+�� �(duì)這�(gè)NMOS而言,真正用�(lái)作為通道、讓載子通過(guò)的只有MOS電容正下方半�(dǎo)體的表面區(qū)域。當(dāng)一�(gè)正電壓施加在柵極�,帶�(fù)電的電子就會(huì)被吸引至表面,形成通道,讓n-type半導(dǎo)體的多數(shù)載子—電子可以從源極流向漏極。如果這�(gè)電壓被移�,或是放上一�(gè)�(fù)電壓,那么通道就無(wú)法形�,載子也�(wú)法在源極與漏極之間流�(dòng)� 假設(shè)操作的對(duì)象換成PMOS,那么源極與漏極為p-type、基體則是n-type。在PMOS的柵極上施加�(fù)電壓,則半導(dǎo)體上的電洞會(huì)被吸引到表面形成通道,半�(dǎo)體的多數(shù)載子—電洞則可以從源極流向漏�。假�(shè)這�(gè)�(fù)電壓被移�,或是加上正電壓,那么通道�(wú)法形�,一樣無(wú)法讓載子在源極和漏極間流�(dòng)� 特別要說(shuō)明的是,源極在MOSFET里的意思是“提供多�(shù)載子的來(lái)源�。對(duì)NMOS而言,多�(shù)載子是電�;對(duì)PMOS而言,多�(shù)載子是電�。相�(duì)的,漏極就是接受多數(shù)載子的端�(diǎn)� MOSFET的操作模� NMOS的漏極電流與漏極電壓之間在不同VGS − Vth的關(guān)� MOSFET在線性區(qū)操作的截面圖 MOSFET在飽和區(qū)操作的截面圖依照在MOSFET的柵�、源�,與漏極等三�(gè)端點(diǎn)施加的“偏壓”(bias)不�,一�(gè)常見(jiàn)的加�(qiáng)型(enhancement mode)n-type MOSFET有下列三種操作區(qū)間: 截止或次臨限區(qū)(cut-off or sub-threshold region� �(dāng)柵極和源極間的電壓VGS(G代表柵極,S代表源極)小于一�(gè)稱為臨界電壓(threshold voltage, Vth)的值時(shí),這�(gè)MOSFET是處在“截止”(cut-off)的狀�(tài),電流無(wú)法流�(guò)這�(gè)MOSFET,也就是這�(gè)MOSFET不導(dǎo)�� 但事�(shí)上當(dāng)VGS 在一些擁有大量MOSFET的積體電路產(chǎn)�,如DRAM,次臨限電流往往�(huì)造成額外的能量或功率消�� 三極或線性區(qū)(triode or linear region� �(dāng)VGS>Vth、且VDS [編輯] MOSFET在電子電路上�(yīng)用的�(yōu)�(shì) MOSFET�1960年由貝爾�(shí)�(yàn)室(Bell Lab.)的D. Kahng� Martin Atalla首次�(shí)作成�,這種元件的操作原理和1947年蕭克萊(William Shockley)等人發(fā)明的雙載子晶體管(Bipolar Junction Transistor, BJT)截然不同,且因?yàn)橹圃斐杀镜土c使用面積較小、高整合度的�(yōu)�(shì),在大型積體電路(Large-Scale Integrated Circuits, LSI)或是超大型積體電路(Very Large-Scale Integrated Circuits, VLSI)的�(lǐng)域里,重要性遠(yuǎn)超過(guò)BJT� 近年�(lái)由于MOSFET元件的性能逐漸提升,除了傳�(tǒng)上應(yīng)用于諸如微處理器、微控制器等�(shù)位訊�(hào)處理的場(chǎng)合上,也有越�(lái)越多類比訊號(hào)處理的積體電路可以用MOSFET�(lái)�(shí)�(xiàn),以下分別介紹這些�(yīng)用� �(shù)位電� �(shù)位科技的�(jìn)�,如微處理器�(yùn)算效能不斷提�,帶給深入研�(fā)新一代MOSFET更多的動(dòng)力,這也使得MOSFET本身的操作速度越來(lái)越快,幾乎成為各種半�(dǎo)體主�(dòng)元件中最快的一�。MOSFET在數(shù)位訊�(hào)處理上最主要的成功來(lái)自CMOS邏輯電路的發(fā)明,這種�(jié)�(gòu)的好處是理論上不�(huì)有靜�(tài)的功率損�,只有在邏輯門(logic gate)的切換�(dòng)作時(shí)才有電流通過(guò)。CMOS邏輯門最基本的成員是CMOS反相器(inverter�,而所有CMOS邏輯門的基本操作都如同反相器一�,同一�(shí)間內(nèi)必定只有一種晶體管(NMOS或是PMOS)處在導(dǎo)通的狀�(tài)�,另一種必定是截止?fàn)顟B(tài),這使得從電源端到接地端不�(huì)有直接導(dǎo)通的路徑,大量節(jié)省了電流或功率的消�,也降低了積體電路的�(fā)熱量� MOSFET在數(shù)位電路上�(yīng)用的另外一大優(yōu)�(shì)是對(duì)直流(DC)訊�(hào)而言,MOSFET的柵極端阻抗為無(wú)限大(等效于�(kāi)路),也就是理論上不�(huì)有電流從MOSFET的柵極端流向電路里的接地�(diǎn),而是完全由電壓控制柵極的形式。這讓MOSFET和他們最主要的競(jìng)�(zhēng)�(duì)手BJT相較之下更為省電,而且也更易于�(qū)�(dòng)。在CMOS邏輯電路里,除了�(fù)�(zé)�(qū)�(dòng)芯片外負(fù)載(off-chip load)的�(qū)�(dòng)器(driver)外,每一�(jí)的邏輯門都只要面�(duì)同樣是MOSFET的柵極,如此一�(lái)較不需考慮邏輯門本身的驅(qū)�(dòng)�。相較之�,BJT的邏輯電路(例如最常見(jiàn)的TTL)就�(méi)有這些�(yōu)�(shì)。MOSFET的柵極輸入電阻無(wú)限大�(duì)于電路設(shè)�(jì)工程師而言亦有其他�(yōu)�(diǎn),例如較不需考慮邏輯門輸出端的�(fù)載效�(yīng)(loading effect�� 模擬電路 有一段時(shí)間,MOSFET并非模擬電路�(shè)�(jì)工程師的,因?yàn)槟M電路�(shè)�(jì)重視的性能參數(shù),如晶體管的�(zhuǎn)�(dǎo)(transconductance)或是電流的�(qū)�(dòng)力上,MOSFET不如BJT�(lái)得適合模擬電路的需�。但是隨著MOSFET技�(shù)的不斷演�(jìn),今日的CMOS技�(shù)也已�(jīng)可以符合很多模擬電路的規(guī)格需�。再加上MOSFET�?yàn)榻Y(jié)�(gòu)的關(guān)�,沒(méi)有BJT的一些致命缺�(diǎn),如熱破壞(thermal runaway�。另外,MOSFET在線性區(qū)的壓控電阻特性亦可在積體電路里用�(lái)取代傳統(tǒng)的多晶硅電阻(poly resistor�,或是MOS電容本身可以用來(lái)取代常用的多晶硅—絕緣體—多晶硅電容(PIP capacitor�,甚至在適當(dāng)?shù)碾娐房刂葡驴梢员憩F(xiàn)出電感(inductor)的特�,這些好處都是BJT很難提供�。也就是�(shuō),MOSFET除了扮演原本晶體管的角色�,也可以用來(lái)作為模擬電路中大量使用的被動(dòng)元件(passive device�。這樣的優(yōu)�(diǎn)讓采用MOSFET�(shí)�(xiàn)模擬電路不但可以滿足�(guī)格上的需求,還可以有效縮小芯片的面積,降低生�(chǎn)成本� 隨著半導(dǎo)體制造技�(shù)的�(jìn)�,對(duì)于整合更多功能至單一芯片的需求也跟著大幅提升,此�(shí)用MOSFET�(shè)�(jì)模擬電路的另外一�(gè)�(yōu)�(diǎn)也隨之浮�(xiàn)。為了減少在印刷電路板(Printed Circuit Board, PCB)上使用的積體電路數(shù)�、減少封裝成本與縮小系統(tǒng)的體�,很多原本獨(dú)立的類比芯片與數(shù)位芯片被整合至同一�(gè)芯片�(nèi)。MOSFET原本在數(shù)位積體電路上就有很大的競(jìng)�(zhēng)�(yōu)�(shì),在類比積體電路上也大量采用MOSFET之后,把這兩種不同功能的電路整合起來(lái)的困難度也顯著的下降。另外像是某些混合訊�(hào)電路(Mixed-signal circuits�,如類比/�(shù)位轉(zhuǎn)換器(Analog-to-Digital Converter, ADC),也得以利用MOSFET技�(shù)�(shè)�(jì)出效能更好的�(chǎn)�� 近年�(lái)還有一種整合MOSFET與BJT各自�(yōu)�(diǎn)的制程技�(shù):BiCMOS(Bipolar-CMOS)也越來(lái)越受歡迎。BJT元件在驅(qū)�(dòng)大電流的能力上仍然比一般的CMOS�(yōu)�,在可靠度方面也有一些優(yōu)�(shì),例如不容易被“靜電放電”(ESD)破�。所以很多同�(shí)需要復(fù)噪聲�(hào)處理以及�(qiáng)大電流驅(qū)�(dòng)能力的積體電路產(chǎn)品會(huì)使用BiCMOS技�(shù)�(lái)制作� MOSFET的尺寸縮� �(guò)去數(shù)十年�(lái),MOSFET的尺寸不斷地變小。早期的積體電路MOSFET制程�,通道�(zhǎng)度約在幾�(gè)微米(micrometer)的等級(jí)。但是到了今日的積體電路制程,這�(gè)參數(shù)已經(jīng)縮小了幾十倍甚至超�(guò)一百��2006年初,Intel�(kāi)始以65納米(nanometer)的技�(shù)�(lái)制造新一代的微處理器,實(shí)際的元件通道�(zhǎng)度可能比這�(gè)�(shù)字還小一些。至90年代�,MOSFET尺寸不斷縮小,讓積體電路的效能大大提�,而從歷史的角度來(lái)�,這些技�(shù)上的突破和半�(dǎo)體制程的�(jìn)步有著密不可分的�(guān)系� 為何要把MOSFET的尺寸縮� 基于以下幾�(gè)理由,我們希望MOSFET的尺寸能越小越好�,越小的MOSFET象征其通道�(zhǎng)度減少,讓通道的等效電阻也減少,可以讓更多電流通過(guò)。雖然通道寬度也可能跟著變小而讓通道等效電阻變大,但是如果能降低單位電阻的大�,那么這�(gè)�(wèn)題就可以解決。其�,MOSFET的尺寸變小意味著柵極面積減少,如此可以降低等效的柵極電容。此外,越小的柵極通常�(huì)有更薄的柵極氧化�,這可以讓前面提到的通道單位電阻值降低。不�(guò)這樣的改變同�(shí)�(huì)讓柵極電容反而變得較�,但是和減少的通道電阻相比,獲得的好處仍然多過(guò)壞處,而MOSFET在尺寸縮小后的切換速度也會(huì)�?yàn)樯厦鎯蓚�(gè)因素加總而變�。第三�(gè)理由是MOSFET的面積越小,制造芯片的成本就可以降�,在同樣的封裝里可以裝下更高密度的芯片。一片積體電路制程使用的晶圓尺寸是固定的,所以如果芯片面積越�,同樣大小的晶圓就可以產(chǎn)出更多的芯片,于是成本就變得更低�� 雖然MOSFET尺寸縮小可以帶來(lái)很多好處,但同時(shí)也有很多�(fù)面效�(yīng)伴隨而來(lái)� MOSFET的尺寸縮小后出現(xiàn)的困� 把MOSFET的尺寸縮小到一微米以下�(duì)于半�(dǎo)體制程而言是�(gè)挑戰(zhàn),不�(guò)�(xiàn)在的新挑�(zhàn)多半�(lái)自尺寸越�(lái)越小的MOSFET元件所帶來(lái)�(guò)去不曾出�(xiàn)的物理效�(yīng)� 次臨限傳�(dǎo) 由于MOSFET柵極氧化層的厚度也不斷減�,所以柵極電壓的上限也隨之變�,以免過(guò)大的電壓造成柵極氧化層崩潰(breakdown�。為了維持同樣的性能,MOSFET的臨界電壓也必須降低,但是這也造成了MOSFET越來(lái)越難以完全關(guān)�。也就是�(shuō),足以造成MOSFET通道區(qū)�(fā)生弱反轉(zhuǎn)的柵極電壓會(huì)比從前更�,于是所謂的次臨限電流(subthreshold current)造成的問(wèn)題會(huì)比過(guò)去更�(yán)�,特別是今日的積體電路芯片所含有的晶體管�(shù)量劇增,在某些VLSI的芯�,次臨限傳導(dǎo)造成的功率消耗竟然占了總功率消耗的一半以�� 不過(guò)反過(guò)�(lái)�(shuō),也有些電路�(shè)�(jì)�(huì)�?yàn)镸OSFET的次臨限傳導(dǎo)得到好處,例如需要較高的�(zhuǎn)�(dǎo)/電流�(zhuǎn)換比(transconductance-to-current ratio)的電路�,利用次臨限傳導(dǎo)的MOSFET�(lái)�(dá)成目的的�(shè)�(jì)也頗為常�(jiàn)� 芯片�(nèi)部連接�(dǎo)線的寄生電容效應(yīng) 傳統(tǒng)�,CMOS邏輯門的切換速度與其元件的柵極電容有�(guān)。但是當(dāng)柵極電容隨著MOSFET尺寸變小而減少,同樣大小的芯片上可容納更多晶體管�(shí),連接這些晶體管的金屬�(dǎo)線間�(chǎn)生的寄生電容效應(yīng)就開(kāi)始主宰邏輯門的切換速度。如何減少這些寄生電容,成了芯片效率能否向上突破的�(guān)鍵之一� 芯片�(fā)熱量增加 �(dāng)芯片上的晶體管數(shù)量大幅增加后,有一�(gè)�(wú)法避免的�(wèn)題也跟著�(fā)生了,那就是芯片的發(fā)熱量也大幅增加。一般的積體電路元件在高溫下操作可能�(huì)�(dǎo)致切換速度受到影響,或是導(dǎo)致可靠度與壽命的�(wèn)�。在一些發(fā)熱量非常高的積體電路芯片如微處理器,目前需要使用外加的散熱系統(tǒng)�(lái)緩和這�(gè)�(wèn)�� 在功率晶體管(Power MOSFET)的�(lǐng)域里,通道電阻常常�(huì)�?yàn)闇囟壬叨�?,這樣也使得在元件中pn-接面(pn-junction)導(dǎo)致的功率損耗增�。假�(shè)外置的散熱系�(tǒng)�(wú)法讓功率晶體管的溫度保持在夠低的水平,很有可能讓這些功率晶體管遭到熱破壞(thermal runaway)的命運(yùn)� 柵極氧化層漏電流增加 柵極氧化層隨著MOSFET尺寸變小而越�(lái)越薄,目前主流的半導(dǎo)體制程中,甚至已�(jīng)做出厚度僅有1.2納米的柵極氧化層,大約等�5�(gè)原子疊在一起的厚度而已。在這種尺度下,所有的物理�(xiàn)象都在量子力�(xué)所�(guī)范的世界�(nèi),例如電子的穿隧效應(yīng)(tunneling effect)。因?yàn)榇┧硇?yīng),有些電子有�(jī)�(huì)越過(guò)氧化層所形成的位能障壁(potential barrier)而產(chǎn)生漏電流,這也是今日積體電路芯片功耗的�(lái)源之一� 為了解決這�(gè)�(wèn)�,有一些介電常�(shù)比二氧化硅更高的物質(zhì)被用在柵極氧化層�。例如鉿(Hafnium)和鋯(Zirconium)的金屬氧化物(二氧化鉿、二氧化鋯)等高介電常數(shù)的物�(zhì)均能有效降低柵極漏電�。柵極氧化層的介電常�(shù)增加后,柵極的厚度便能增加而維持一樣的電容大小。而較厚的柵極氧化層又可以降低電子透過(guò)穿隧效應(yīng)穿過(guò)氧化層的�(jī)�,�(jìn)而降低漏電流。不�(guò)利用新材料制作的柵極氧化層也必須考慮其位能障壁的高度,因?yàn)檫@些新材料的傳�(dǎo)帶(conduction band)和�(jià)帶(valence band)和半導(dǎo)體的傳導(dǎo)帶與�(jià)帶的差距比二氧化硅小(二氧化硅的傳導(dǎo)帶和硅之間的高度差約�8ev�,所以仍然有可能�(dǎo)致柵極漏電流出現(xiàn)� 制程變異更難掌控 �(xiàn)代的半導(dǎo)體制程工序復(fù)雜而繁�,任何一道制程都有可能造成積體電路芯片上的元件�(chǎn)生些微變異。當(dāng)MOSFET等元件越做越�,這些變異所占的比例就可能大幅提�,�(jìn)而影響電路設(shè)�(jì)者所�(yù)期的效能,這樣的變異讓電路�(shè)�(jì)者的工作變得更為困難� MOSFET的柵極材� 理論上MOSFET的柵極應(yīng)該盡可能選擇電性良好的�(dǎo)體,多晶硅在�(jīng)�(guò)�?fù)诫s之后的導(dǎo)電性可以用在MOSFET的柵極上,但是并非完美的選擇。目前MOSFET使用多晶硅作為的理由如下� 1. MOSFET的臨界電壓(threshold voltage)主要由柵極與通道材料的功函數(shù)(work function)之間的差異�(lái)決定,而因?yàn)槎嗑Ч璞举|(zhì)上是半導(dǎo)�,所以可以藉由摻雜不同極性的雜質(zhì)�(lái)改變其功函數(shù)。更重要的是,因?yàn)槎嗑Ч韬偷紫伦鳛橥ǖ赖墓柚g能隙(bandgap)相�,因此在降低PMOS或是NMOS的臨界電壓時(shí)可以藉由直接�(diào)整多晶硅的功函數(shù)�(lái)�(dá)成需�。反�(guò)�(lái)�(shuō),金屬材料的功函�(shù)并不像半�(dǎo)體那么易于改�,如此一�(lái)要降低MOSFET的臨界電壓就變得比較困難。而且如果想要同時(shí)降低PMOS和NMOS的臨界電壓,將需要兩種不同的金屬分別做其柵極材料,對(duì)于制程又是一�(gè)很大的變量� 2. 硅—二氧化硅接面經(jīng)�(guò)多年的研�,已�(jīng)證實(shí)這兩種材料之間的缺陷(defect)是相對(duì)而言比較少的。反�,金屬—絕緣體接面的缺陷多,容易在兩者之間形成很多表面能階,大為影響元件的特�� 3. 多晶硅的融點(diǎn)比大多數(shù)的金屬高,而在�(xiàn)代的半導(dǎo)體制程中�(xí)慣在高溫下沉積柵極材料以增�(jìn)元件效能。金屬的融點(diǎn)低,將會(huì)影響制程所能使用的溫度上限� 不過(guò)多晶硅雖然在�(guò)去二十年是制造MOSFET柵極的標(biāo)�(zhǔn),但也有若干缺點(diǎn)使得未來(lái)仍然有部份MOSFET可能使用金屬柵極,這些缺點(diǎn)如下� 1. 多晶硅導(dǎo)電性不如金�,限制了訊號(hào)傳遞的速度。雖然可以利用摻雜的方式改善其導(dǎo)電�,但成效仍然有限。目前有些融�(diǎn)比較高的金屬材料如:鎢(Tungsten�、鈦(Titanium)、鈷(Cobalt)或是鎳(Nickel)被用來(lái)和多晶硅制成合金。這類混合材料通常稱為金屬硅化物(silicide�。加上了金屬硅化物的多晶硅柵極有著比較好的導(dǎo)電特性,而且又能夠耐受高溫制程。此外因?yàn)榻饘俟杌锏奈恢檬窃跂艠O表面,離通道區(qū)較遠(yuǎn),所以也不會(huì)�(duì)MOSFET的臨界電壓造成太大影響� 在柵�、源極與漏極都鍍上金屬硅化物的制程稱為“自我對(duì)�(zhǔn)金屬硅化物制程”(Self-Aligned Silicide�,通常�(jiǎn)稱salicide制程� 2. �(dāng)MOSFET的尺寸縮的非常小、柵極氧化層也變得非常薄�(shí),例如現(xiàn)在的制程可以把氧化層縮到一納米左右的厚�,一種過(guò)去沒(méi)有發(fā)�(xiàn)的現(xiàn)象也隨之�(chǎn)�,這種�(xiàn)象稱為“多晶硅空乏�。當(dāng)MOSFET的反�(zhuǎn)層形成時(shí),有多晶硅空乏現(xiàn)象的MOSFET柵極多晶硅靠近氧化層處,�(huì)出現(xiàn)一�(gè)空乏層(depletion layer�,影響MOSFET�(dǎo)通的特�。要解決這種�(wèn)題,金屬柵極是的方案。目前可行的材料包括鉭(Tantalum)、鎢、氮化鉭(Tantalum Nitride�,或是氮化鈦(Titalium Nitride�。這些金屬柵極通常和高介電常數(shù)物質(zhì)形成的氧化層一起構(gòu)成MOS電容。另外一種解決方案是將多晶硅完全的合金化,稱為FUSI(FUlly-SIlicide polysilicon gate)制�� 各種常見(jiàn)的MOSFET技�(shù) 雙柵極MOSFET 雙柵極(dual-gate)MOSFET通常用在射頻(Radio Frequency, RF)積體電路中,這種MOSFET的兩�(gè)柵極都可以控制電流大�。在射頻電路的應(yīng)用上,雙柵極MOSFET的第二�(gè)柵極大多�(shù)用來(lái)做增�、混頻器或是頻率�(zhuǎn)換的控制� 空乏式MOSFET 一般而言,空乏式(depletion mode)MOSFET比前述的加強(qiáng)式(enhancement mode)MOSFET少見(jiàn)。空乏式MOSFET在制造過(guò)程中改變摻雜到通道的雜�(zhì)濃度,使得這種MOSFET的柵極就算沒(méi)有加電壓,通道仍然存在。如果想要關(guān)閉通道,則必須在柵極施加負(fù)電壓??辗κ組OSFET的應(yīng)用是在“常�(guān)型”(normally-off)的�(kāi)�(guān),而相�(duì)�,加�(qiáng)式MOSFET則用在“常�(kāi)型”(normally-on)的�(kāi)�(guān)�� NMOS邏輯 同樣�(qū)�(dòng)能力的NMOS通常比PMOS所占用的面積小,因此如果只在邏輯門的設(shè)�(jì)上使用NMOS的話也能縮小芯片面積。不�(guò)NMOS邏輯雖然占的面積�,卻�(wú)法像CMOS邏輯一樣做到不消耗靜�(tài)功率,因此在1980年代中期后已�(jīng)漸漸退出市�(chǎng)� 功率MOSFET 功率晶體管單元的截面�。通常一�(gè)市售的功率晶體管都包含了�(shù)千�(gè)這樣的單�。主條目:功率晶體管 功率MOSFET和前述的MOSFET元件在結(jié)�(gòu)上就有著顯著的差�。一般積體電路里的MOSFET都是平面式(planar)的�(jié)�(gòu),晶體管�(nèi)的各端點(diǎn)都離芯片表面只有幾�(gè)微米的距�。而所有的功率元件都是垂直式(vertical)的�(jié)�(gòu),讓元件可以同時(shí)承受高電壓與高電流的工作�(huán)�。一�(gè)功率MOSFET能耐受的電壓是雜質(zhì)摻雜濃度與n-type磊晶層(epitaxial layer)厚度的函數(shù),而能通過(guò)的電流則和元件的通道寬度有關(guān),通道越寬則能容納越多電流。對(duì)于一�(gè)平面�(jié)�(gòu)的MOSFET而言,能承受的電流以及崩潰電壓的多寡都和其通道的長(zhǎng)寬大小有�(guān)。對(duì)垂直�(jié)�(gòu)的MOSFET�(lái)�(shuō),元件的面積和其能容納的電流成大約成正比,磊晶層厚度則和其崩潰電壓成正比� 值得一提的是采用平面式�(jié)�(gòu)的功率MOSFET也并非不存在,這類元件主要用在的音響放大器�。平面式的功率MOSFET在飽和區(qū)的特性比垂直�(jié)�(gòu)的對(duì)手更好。垂直式功率MOSFET則多半用�(lái)做開(kāi)�(guān)切換之用,取其導(dǎo)通電阻(turn-on resistance)非常小的優(yōu)�(diǎn)� DMOS DMOS是雙�?cái)U(kuò)散MOSFET(double-Diffused MOSFET)的縮寫(xiě),它主要用于高壓,屬于高壓MOS管范�� 以MOSFET�(shí)�(xiàn)類比�(kāi)�(guān) MOSFET在導(dǎo)通時(shí)的通道電阻�,而截止時(shí)的電阻近乎無(wú)限大,所以適合作為類比訊�(hào)的開(kāi)�(guān)(訊�(hào)的能量不�(huì)�?yàn)殚_(kāi)�(guān)的電阻而損失太多)。MOSFET作為�(kāi)�(guān)�(shí),其源極與漏極的分別和其他的�(yīng)用是不太相同的,�?yàn)橛嵦?hào)可以從MOSFET柵極以外的任一端�(jìn)�。對(duì)NMOS�(kāi)�(guān)而言,電壓最�(fù)的一端就是源�,PMOS則正好相反,電壓最正的一端是源極。MOSFET�(kāi)�(guān)能傳�?shù)挠嵦?hào)�(huì)受到其柵極—源�、柵極—漏�,以及漏極到源極的電壓限制,如果超過(guò)了電壓的上限可能�(huì)�(dǎo)致MOSFET燒毀� MOSFET�(kāi)�(guān)的應(yīng)用范圍很廣,舉凡需要用到取樣持有電路(sample-and-hold circuits)或是截波電路(chopper circuits)的�(shè)�(jì),例如類比數(shù)位轉(zhuǎn)換器(A/D converter)或是切換電容濾波器(switch-capacitor filter)上都可以見(jiàn)到MOSFET�(kāi)�(guān)的蹤影� 單一MOSFET�(kāi)�(guān) �(dāng)NMOS用來(lái)做開(kāi)�(guān)�(shí),其基極接地,柵極為控制�(kāi)�(guān)的端�(diǎn)。當(dāng)柵極電壓減去源極電壓超過(guò)其導(dǎo)通的臨界電壓�(shí),此�(kāi)�(guān)的狀�(tài)為導(dǎo)�。柵極電壓繼�(xù)升高,則NMOS能通過(guò)的電流就更大。NMOS做開(kāi)�(guān)�(shí)操作在線性區(qū),因?yàn)樵礃O與漏極的電壓在開(kāi)�(guān)為導(dǎo)通時(shí)�(huì)趨向一�� PMOS做開(kāi)�(guān)�(shí),其基極接至電路里電位的地方,通常是電�。柵極的電壓比源極低、超�(guò)其臨界電壓時(shí),PMOS�(kāi)�(guān)�(huì)打開(kāi)� NMOS�(kāi)�(guān)能容許通過(guò)的電壓上限為(Vgate-Vthn�,而PMOS�(kāi)�(guān)則為(Vgate+Vthp�,這�(gè)值通常不是訊號(hào)原本的電壓振�,也就是�(shuō)單一MOSFET�(kāi)�(guān)�(huì)有讓訊號(hào)振幅變小、訊�(hào)失真的缺�(diǎn)� 雙重MOSFET(CMOS)開(kāi)�(guān) 為了改善前述單一MOSFET�(kāi)�(guān)造成訊號(hào)失真的缺�(diǎn),于是使用一�(gè)PMOS加上一�(gè)NMOS的CMOS�(kāi)�(guān)成為目前最普遍的做�。CMOS�(kāi)�(guān)將PMOS與NMOS的源極與漏極分別連接在一�,而基極的接法則和NMOS與PMOS的傳�(tǒng)接法相同。當(dāng)輸入電壓在(VDD-Vthn)和(VSS+Vthp)時(shí),PMOS與NMOS都導(dǎo)�,而輸入小于(VSS+Vthp)時(shí),只有NMOS�(dǎo)�,輸入大于(VDD-Vthn)時(shí)只有PMOS�(dǎo)通。這樣做的好處是在大部分的輸入電壓�,PMOS與NMOS皆同�(shí)�(dǎo)通,如果任一邊的�(dǎo)通電阻上�,則另一邊的�(dǎo)通電阻就�(huì)下降,所以開(kāi)�(guān)的電阻幾乎可以保持定值,減少訊號(hào)失真�