�(dāng)高速時(shí)鐘和�(shù)�(jù)系統(tǒng)�(dá)到單端CMOS/TTL邏輯的帶寬限制時(shí),設(shè)�(jì)者不得不尋求其他邏輯替代方案。今天的高速發(fā)射極耦合邏輯(ECL)具有真正的差分I/O和優(yōu)于LVTTL邏輯的傾�、抖�(dòng)和上�/下降�(shí)�,提供了一種引人注目的替代方案。正ECL(ECL)是�(dāng)今低壓系�(tǒng)中最常見(jiàn)的ECL�(shí)�(xiàn)方法。PECL邏輯電平參考最正軌(VCC),因此從ECL到PECL的轉(zhuǎn)換很�(jiǎn)�。PECL適用�5V系統(tǒng),而低壓PECL(LVPECL)適用于+2.5V�+3.3V系統(tǒng)。Micrel具有廣泛的邏輯和�(shí)鐘合�/生成系列,專門用于PECL和LVPECL操作�
類別:集成電�(IC)
家庭:時(shí)�/�(jì)�(shí)-專用
類型:時(shí)鐘和�(shù)�(jù)恢復(fù)(CDR)
輸入:PECL,TTL
輸出:PECL,TTL
頻率-最大:1.25GHz
電源電壓�3.15 V~3.45 V
工作溫度�40℃~85�
安裝類型:表面貼�
封裝/外殼�32-TQFP,32-eTQFP,32-HTQFP,32-VQFP
包裝:托�
供應(yīng)商設(shè)備封裝:32-EPAD-TQFP
許多�(yīng)用程序不�(huì)使用�(shè)備的所有輸出,例如扇出緩沖區(qū)或轉(zhuǎn)換器。通常使用典型�2k�(lái)終止未使用的輸出�(duì)?�4公里?電阻�(duì)地(PECL�(yīng)用)。在大多�(shù)情況下,Micre緩沖區(qū)、轉(zhuǎn)換器或時(shí)鐘生成器上的異常PECL/ECL輸出�(duì)可能�(huì)浮動(dòng)(數(shù)�(jù)表中注明了例外情況)。對(duì)于只使用一�(gè)PECL輸出(QOUT)的單端�(yīng)用,必須正確終止另一�(gè)輸出�/QOUT。對(duì)于單端輸入應(yīng)用程序,必須將未使用的輸入設(shè)置為適當(dāng)?shù)拈撝�?jí)�。直流耦合�(yīng)用的正確電平為VCC�2V。交流耦合�(yīng)用的正確值為VCC�1.3V(VBB等效值)�