鏅傞枔锛�2025/5/22 23:05:19
闁辫畝锛�19
XC5VLX30-1FF324I 鏄� Xilinx 鍏徃鎺ㄥ嚭鐨� Virtex-5 绯诲垪 FPGA锛堢従(xi脿n)鍫村彲绶ㄧ▼闁�闄ｅ垪锛夎姱鐗囦腑鐨勪竴鍊嬪瀷铏熴�俈irtex-5 绯诲垪鏄熀浜� 65nm 宸ヨ棟鍒堕�犵殑楂樻�ц兘 FPGA锛屽唬娉涙噳鐢ㄤ簬閫氫俊銆佸伐妤�(y猫)銆侀啱(y墨)鐧傘�佽埅绌鸿埅澶╁拰鍦嬮槻绛夐牁鍩�銆俋C5VLX30 灞簬 LX锛堥倧杓劒(y艒u)鍖栵級绯诲垪锛屼富瑕侀嚌灏嶉珮閭忚集瀵嗗害鍜岄珮鎬ц兘闇�姹傜殑鎳夌敤鍫存櫙銆�
銆�銆�瑭茶姱鐗囧叿鏈夎睈瀵岀殑璩囨簮锛屽寘鎷倧杓柈鍏冦�丏SP Slice銆佸祵鍏ュ紡瀛樺劜鍣ㄥ绛�锛屽苟鏀寔澶氱ó楂橀�熶覆琛屾帴鍙ｅ拰澶栭儴瀛樺劜鍣ㄦ帴鍙�銆傚叾闈堟椿鎬т娇寰楃敤鎴跺彲浠ュ畾鍒跺寲瑷▓寰╅洔鐨勬暩(sh霉)瀛楅浕璺�銆�
鍨嬭櫉锛歑C5VLX30-1FF324I
銆�銆�绯诲垪锛歏irtex-5 LX
銆�銆�宸ヨ棟绡�(ji茅)榛烇細65nm
銆�銆�閭忚集鍠厓鏁�(sh霉)锛氱磩 30,000 鍊� Slice
銆�銆�DSP Slice 鏁�(sh霉)閲忥細288 鍊�
銆�銆�Block RAM 瀹归噺锛氱磩 2.7 Mb
銆�銆�I/O 鏁�(sh霉)閲忥細324 鍊�
銆�銆�閰嶇疆妯″紡锛歋electMAP 鍜� Master/Slave SPI
銆�銆�宸ヤ綔婧害鑼冨湇锛�-40掳C 鑷� +85掳C 鍟嗘キ(y猫)绱�
銆�銆�灏佽椤炲瀷锛欶FG324
銆�銆�鏅傞悩绠＄悊锛氶泦鎴� PLL 鍜� DCM 妯″
XC5VLX30-1FF324I 鐨勪富瑕佺壒鎬у寘鎷細
銆�銆�1. 楂樻�ц兘鏋舵锛氭敮鎸侀珮閬� 500 MHz 鐨勭郴绲�(t菕ng)鏅傞悩闋荤巼锛岄仼鍚堣檿鐞嗗京闆滅畻娉曞拰瀵︽檪鏁�(sh霉)鎿氭祦銆�
銆�銆�2. DSP 鍎�(y艒u)鍖栵細鍖呭惈 288 鍊� DSP Slice锛屾瘡鍊� Slice 鍖呭惈灏堢敤鐨勪箻娉曞櫒鍜屽姞娉曞櫒锛岄潪甯搁仼鍚堟暩(sh霉)瀛椾俊铏熻檿鐞嗕换鍕欍��
銆�銆�3. 鍏х疆瀛樺劜鍣細鎻愪緵绱� 2.7Mb 鐨勫垎甯冨紡 RAM 鍜� Block RAM锛岀敤浜庡鐝�(xi脿n) FIFO銆佺珐瀛樺拰鍏朵粬瀛樺劜鍔熻兘銆�
銆�銆�4. 楂橀�熶覆琛岄�ｆ帴锛氭敮鎸� RocketIO 鏀剁櫦(f膩)鍣紝鍌宠几閫熺巼鍙仈 6.5 Gbps锛屾豢瓒抽珮閫熸暩(sh霉)鎿氬偝杓搁渶姹傘��
銆�銆�5. 鍙摯灞曟�у挤锛氶�氶亷纭牳 PCIe 妯″鎴栧瑷帴鍙ｆā濉�锛屽彲杓曟澗鑸囧閮ㄨō鍌欎簰鑱�(li谩n)銆�
銆�銆�6. 绡�(ji茅)鐪佸姛鑰楋細閲囩敤 Power Matters Alliance 鎶�琛擄紝鏈夋晥闄嶄綆鍕曟厠(t脿i)鍔熻�楀拰闈滄厠(t脿i)鍔熻��銆�
銆�銆�7. 澶氱ó閰嶇疆閬搁爡锛氭敮鎸佸緸 Flash 鎴� PROM 鍟熷嫊鍔犺級閰嶇疆鏂囦欢锛屽悓鏅傚吋瀹� JTAG 绶ㄧ▼鏂瑰紡銆�
瑭茶姱鐗囬仼鐢ㄤ簬浠ヤ笅闋樺煙锛�
銆�銆�1. 閫氫俊鍩虹瑷柦锛氬鐒＄窔鍩虹珯銆佽矾鐢卞櫒銆佷氦鎻涙绛�锛岀敤浜庡崝(xi茅)璀拌檿鐞嗗拰鏁�(sh霉)鎿氳綁鐧�(f膩)銆�
銆�銆�2. 鍦栧儚铏曠悊锛氬寘鎷闋荤法纰艰В纰�銆佸湒鍍忓寮峰拰瑷堢畻姗熻瑕虹瓑鎳夌敤銆�
銆�銆�3. 娓│娓噺锛氫緥濡傜ず娉㈠櫒銆侀牷璀滃垎鏋愬剙浠ュ強鍏朵粬闇�瑕侀珮绮惧害鏁�(sh霉)鎿氶噰闆嗙殑鍎�鍣ㄣ��
銆�銆�4. 宸ユキ(y猫)鑷嫊鍖栵細瀵︾従(xi脿n)閬嬪嫊鎺у埗銆丳LC 鍜屽鏅傜洠(ji膩n)鎺х瓑鍔熻兘銆�
銆�銆�5. 閱�(y墨)鐧傝ō鍌欙細濡傝秴鑱叉尝鎴愬儚瑷倷銆丮RI 鎺冩弿鍎�涓殑淇¤櫉铏曠悊閮ㄥ垎銆�
銆�銆�6. 鑸┖鑸ぉ鍜屽湅闃诧細鐢ㄤ綔琛�(w猫i)鏄熼�氫俊绯荤当(t菕ng)鐨勬牳蹇冪祫浠�锛屼互鍙婇浄閬斾俊铏熻檿鐞嗗柈鍏冦��
銆�銆�姝ゅ锛屽畠閭勫彲浠ュ湪鍔犲瘑鍔犻��銆佸崁(q奴)濉婇張鎸栫う绛夋柊鑸堥牁鍩熶腑鐧�(f膩)鎻噸瑕佷綔鐢ㄣ��
XC5VLX30T-1FF324I
銆�銆�XC5VLX30-1FF400I
銆�銆�XC5VLX30T-1FF400I
