鏅傞枔锛�2025/5/23 2:08:22
闁辫畝锛�25
XCZU19EG-L2FFVD1760E 鏄竴娆剧敱 Xilinx锛堣辰闈堟�濓級鐢熺敘鐨勯珮鎬ц兘 FPGA 鑺墖锛屽爆浜� Zynq UltraScale+ MPSoC 绯诲垪銆傝┎绯诲垪鑺墖灏囧彲绶ㄧ▼閭忚集銆丄RM 铏曠悊鍣ㄥ拰灏堢敤纭欢寮曟搸闆嗘垚鍦ㄤ竴璧�锛屾彁渚涘崜瓒婄殑铏曠悊鑳藉姏鑸囬潏娲绘�с�俋CZU19EG 涓昏闈㈠悜楂樺付瀵�銆佷綆寤堕伈鐨勬噳鐢ㄥ牬鏅�锛屼緥濡傜恫绲￠�氫俊銆佽闋昏檿鐞�銆佸伐妤�(y猫)鑷嫊鍖栧強楂樼礆椐曢杓斿姪绯荤当(t菕ng) (ADAS) 绛�銆�
銆�銆�姝ゅ瀷铏熶腑鐨� 'L2' 琛ㄧず鎬ц兘绛夌礆锛�'FF' 琛ㄧず灏佽椤炲瀷鐐� FinePitch FBGA锛岃�� 'VD1760' 鍓囪〃绀哄叿楂旂殑寮曡叧鏁�(sh霉)鑸囬浕姘ｇ壒鎬�銆�
宸ヨ棟锛�16nm
銆�銆�鍏ф牳闆诲锛�0.85V
銆�銆�I/O 闆诲锛�1.8V / 3.3V
銆�銆�闈滄厠(t脿i)鍔熻�楋細灏忎簬 4W
銆�銆�鍕曟厠(t脿i)鍔熻�楋細鏈�楂� 20W
銆�銆�閭忚集鍠厓鏁�(sh霉)閲忥細绱� 194 钀��
銆�銆�DSP Slice 鏁�(sh霉)閲忥細4608 鍊�
銆�銆�BRAM 鏁�(sh霉)閲忥細1180 鍊�
銆�銆�鍏ч儴瀛樺劜鍣ㄥ閲忥細楂橀仈 64MB
銆�銆�灏佽褰㈠紡锛欶inePitch FBGA
銆�銆�寮曡叧鏁�(sh霉)锛�1760
XCZU19EG-L2FFVD1760E 鐨勪富瑕佺壒鎬у寘鎷互涓嬪咕榛烇細
銆�銆�1. 闆嗘垚浜嗛洐鏍� ARM Cortex-A53 鍜屽柈鏍� ARM Cortex-R5F 铏曠悊鍣�锛屾敮鎸佸鏅傛帶鍒跺拰閫氱敤瑷堢畻鍔熻兘銆�
銆�銆�2. 鍏х疆浜嗗挤澶х殑鍙法绋嬮倧杓崁(q奴)鍩�锛岀敤鎴跺彲浠ユ牴鎿�(j霉)闇�姹傝嚜瀹氱京纭欢鍔犻�熸ā濉�銆�
銆�銆�3. 鎻愪緵澶氶仈 4608 鍊� DSP Slice锛岄仼鍚堥�茶寰╅洔鏁�(sh霉)瀛搁亱绠楀拰淇¤櫉铏曠悊浠诲嫏銆�
銆�銆�4. 鏀寔澶氱ó楂橀�熸帴鍙ｆ婧�锛屽 PCIe Gen4銆乁SB 3.1銆丩PDDR4 鍜屽崈鍏嗕互澶恫绛�銆�
銆�銆�5. 鍏峰倷璞愬瘜鐨勫瑷伕闋�锛岃兘澶犳豢瓒冲妯ｅ寲鎳夌敤闇�姹�銆�
銆�銆�6. 鎻愪緵楂樻晥鐨勯浕婧愮鐞嗘鍒讹紝纰轰繚鍦ㄤ笉鍚屽伐浣滆矤杓変笅瀵︾従(xi脿n)鏈�浣宠兘鑰楄〃鐝�(xi脿n)銆�
銆�銆�7. 鍏у祵鍔犲瘑寮曟搸锛屼繚闅滄暩(sh霉)鎿�(j霉)鍌宠几?sh霉)闄岃俯顐嶆荡?/p>
閫欐 FPGA 鑺墖寤ｆ硾鎳夌敤浜庡鍊嬮牁鍩燂細
銆�銆�1. 缍茬怠閫氫俊瑷倷锛屼緥濡傝矾鐢卞櫒銆佷氦鎻涙浠ュ強鍩虹珯鎺у埗鍣�銆�
銆�銆�2. 瑕栭牷寤ｆ挱鑸囧湒鍍忚檿鐞嗙郴绲�(t菕ng)锛岀敤浜庡鏅傝闋荤法纰艰В纰煎強鍦栧舰娓叉煋銆�
銆�銆�3. 宸ユキ(y猫)鎺у埗骞宠嚭锛屽寘鎷鍣ㄤ汉閬嬪嫊瑕�(gu墨)鍔冭垏宸ュ粻鑷嫊鍖�銆�
銆�銆�4. 姹借粖闆诲瓙锛屽挨鍏舵槸 ADAS 鍜岃嚜鍕曢椐涚浉闂滄妧琛撻枊鐧�(f膩)銆�
銆�銆�5. 閱�(y墨)鐧傛垚鍍忓剙鍣�锛屾瘮濡傝秴鑱叉尝鎺冩弿鍎�鎴� CT 瑷倷鐨勬暩(sh霉)鎿�(j霉)铏曠悊閮ㄥ垎銆�
銆�銆�6. 鏁�(sh霉)鎿�(j霉)涓績鍔犻�熷崱锛屽姪鍔涙鍣ㄥ缈掓帹鐞嗗拰鍏朵粬楂樻�ц兘瑷堢畻浠诲嫏銆�
XCZU19EG-2FFVD1760E
銆�銆�XCZU19EG-2EVF1760E
銆�銆�XCZU19EG-2FFVC1760E
